仿真案例｜三維電磁仿真的整合封裝和PCB電路板仿真
翻譯：上海安世亞太
前言
多年來，設計人員一直在仿真中考慮封裝寄生效應package parasitics 的影響，從使用簡單的一階模型（如理想電感+電阻）到更復雜的spice梯形網絡，最后到使用三維電磁仿真器充分提取封裝的s參數。對于封裝加PCB通道，目前最常用的方法是將封裝和電路板作為s參數或寬帶SPICE模型獨立地提取出來，并在電路仿真器中結合這兩種模型。但由于工作頻率高、信號速度快、集成器件復雜等因素，這種方法的局限性越來越大。
封裝與PCB（或封裝與電路）之間的耦合對性能有著不可忽視的影響。實現復雜封裝和PCB，或封裝和電路的仿真有幾個挑戰:電磁求解器的容量和精度，自動化，易用性，可接受的仿真時間。
PCB和封裝設計人員深知在更高層次的系統仿真中，提取其精確的設計模型是多么重要。采用三維全波電磁仿真和自動自適應網格劃分方案，可提供提取全波s參數模型所需的精度水平。然而，設計人員在嘗試使用三維電磁仿真來解決復雜的設計時面臨著一些挑戰，如圖1所示。電路板和封裝器件通常采用電子設計自動化（EDA）工具進行設計，需要引入到三維電磁仿真工具中。這些設計包括多個介質層、電源和接地層、信號層、大量過孔（與焊盤定義相關）和鍵合線。
第一個挑戰是從EDA工具中導入數據庫，但不包括應用于設計的手動修改，但要保留跟蹤、焊盤、焊線、網絡和引腳的數據庫信息。導入幾何體后，其他仿真模擬設置（例如，端口定義）需要易于使用，避免耗時的工程工作，并為非專業用戶提供可訪問性。最后，三維電磁仿真工具需要強大的網格、求解器和高性能計算功能，以將仿真時間縮短到可接受的水平，同時提供準確度。本文詳細介紹了一種用ANSYS?HFSS?3D Layout進行整合了封裝和PCB電路板的三維電磁仿真的新流程。
圖1. PCB電路板的封裝：（a）3/4視圖（b）側視圖
導入設計
第一個創新是為Ansys HFSS提供替代接口，Ansys HFSS是進行三維全波電磁仿真、精度和速度的黃金標準工具，適用于具有分層結構和設計的流程。設計條目是一個二維布局，具有用于創建三維結構的相關疊層定義（圖2）。
此接口類似于電路板和封裝設計人員在經典EDA流程中使用的接口。通過讀取*.brd、*.mcm、*.sip或ODB++，可以導入完整的數據庫設計。所有信息，制圖圖元drawing primitives、網絡、焊盤padstack、焊線bondwire和堆棧定義stack-up都在3-D布局界面中轉換。此外，維護繪圖原語允許定義參數，如軌跡寬度，這在簡單多邊形中是不可能的。一旦導入之后，可以通過選擇感興趣的網格或使用多邊形指定區域來裁剪布局的一部分。使用*.brd文件導入整個PCB電路板，然后通過選擇幾個網絡創建一個裁剪設計。使用*.MCM文件導入完整的封裝，然后通過選擇感興趣的網絡創建一個切割設計。
圖3顯示了封裝和PCB電路板的俯視圖。請注意，封裝和PCB電路板并不具有相同的疊層，如果您想在一次仿真中將PCB電路板和封裝結合起來，這可能會是一個挑戰。HFSS3D layout支持層次結構，這意味著您可以通過簡單的復制/粘貼將具有不同堆棧的兩個設計組合起來。
此外，維護制圖圖元允許定義參數，例如軌跡寬度，這在簡單多邊形中是不可能的。導入后，可以通過選擇感興趣的網絡或使用多邊形指定區域來剪切布局的一部分。使用*.brd文件導入整個PCB電路板，然后通過選擇幾個網絡創建一個被剪裁過的局部設計。使用*.mcm文件導入完整的包，然后通過選擇感興趣的網絡創建剪切設計。圖3顯示了組件和電路板的俯視圖。請注意，包和板沒有相同的堆棧，如果要在一個模擬中組合PCB電路板和封裝，這可能是一個挑戰。HFSS3D layout流支持層次結構，這意味著您可以通過簡單的復制/粘貼將具有不同堆棧的兩個設計組合起來。
圖4顯示了封裝，PCB電路板以及復制/粘貼整合了封裝和PCB電路板設計結果的三維視圖。整合封裝和PCB電路板的設計清楚地表明，必須使用有限電介質才能正確地表示物理結構，因為封裝的電介質層必須僅在封裝所在的位置繪制。電磁求解器使用的有限元法(FEM)處理任意的三維結構和有限的介質層。
圖4.封裝設計、PCB電路板設計、復制/粘貼后的PCB電路板的封裝
設置仿真
導入設計后，在運行模擬之前還需要執行幾個步驟。第一步是定義激勵。由于實現了顯著的自動化，此步驟非常簡單，只需選擇一個邊緣或過孔并將其轉換到一個端口（圖5）。創建端口后，還需要三個步驟：定義仿真設置、頻率掃描和空氣腔大小。這些都是通過在相關屬性窗口中輸入參數來完成的。仿真設置定義解算器用于創建初始網格和完成自動自適應網格過程的參數。有幾個選項允許用戶根據仿真的結構優化設置。對于這種特定的設計，解決方案頻率設置為20 GHz（用于自適應處理的頻率），因為我們希望仿真結果為0 GHz到40 GHz的帶寬。將基函數的階數設置為混合階，并選擇迭代求解器。頻率掃描設置是根據提取模型的最終用途定義的。在大多數情況下，提取的模型用于時域電路仿真，結合有源模型（驅動、接收）來評估封裝和板對傳輸信號的影響。例如，可以評估眼圖 eye diagram 性能。即使提取的模型可以是寬帶SPICE模型，默認格式也是S參數。
S參數文件需要驗證特定的時域電路模擬標準：
直流點DC point
被動性Passivity
因果性Causality
頻率掃描設置提供了與這些標準相關的特定選項（圖6）。通過選中“使用Q3D求解直流點”選項，將調用準靜態求解器來精確計算直流點。用戶可以選擇離散掃描，對其模擬掃描的所有頻率，或使用自適應有理函數插值方法執行掃描的插值掃描。對于寬帶模擬，插值掃描比離散掃描快得多，但在某些情況下，可能會導致非被動或非因果結果。用戶可以選擇為插值掃描強制被動性和強制因果關系。通常，強制執行被動性就足夠了。
在這種情況下，我們使用插值掃描，并選擇“使用Q3D解決直流點”和“強制無源性Enforce passivity.”選項。關于因果性，非因果結果的一個常見原因是使用了沒有定義頻率依賴性的材料特性。在該仿真中，我們使用了頻率相關的材料屬性。
圖6. 頻率掃描屬性窗口
仿真
本文的第一部分強調了為PCB電路板和封裝設計人員提供自動化和用戶友好界面的重要性。傳統、繁雜的經典三維電磁仿真器用戶界面是非專家用戶更廣泛地使用這些工具的主要阻礙之一。另一個阻礙可以通過這個問題來說明:運行我的仿真和分析結果需要多長時間？Ansys HFSS 3D layout以比您預期更快的速度回答了這個問題，這要歸功于以下幾項:
自動自適應網格，保證所需精度的最佳網格
專為層狀結構設計的Phi mesher
高性能計算，允許多線程和解決頻率點在不同的核心和計算機上并行
圖7. 收斂表
自動自適應網格過程基于迭代網格細化，識別需要細化網格的區域，以減少兩個解決方案之間的誤差。圖7顯示了說明自適應網格過程進展的收斂過程。經過七次收斂后，達到接近0.01的誤差，網格單元數略超過100萬。圖8顯示了連接封裝和PCB電路板的TX差分對在20GHz（自適應頻率）下相對于自適應通道的插入損耗。采用16核進行自適應處理。使用Phimesher，創建初始網格的時間不到5分鐘；在過去，使用標準經典網格器所需的時間明顯更長。第三次通過是在21分鐘后完成的，最終解決方案的為數值+/-10%，這意味著在20分鐘內您可以完成這個復雜設計的健全性檢查。第五次通過是在44分鐘后完成，數值小于最終解的+/-2%。第五遍、第六遍和第七遍之間的數值變化表明收斂已經實現，確保在1小時20分鐘內獲得選定精度的最佳網格。
圖8. TX差分對相對于自適應通道的插入損耗
初始網格生成
對于多層幾何結構，如印刷電路板、封裝和集成電路，phi mesher提供了非常快速的初始共形四面體網格生成。這些結構通常表現出高度的幾何復雜性，與許多走線、過孔、焊盤和焊球或凸點相關。這種復雜性可能導致初始網格生成時間接近甚至超過電磁仿真本身的總時間。與傳統的有限元網格技術不同，傳統的有限元網格技術對給定的幾何結構不作任何假設，phi mesher利用了有關這些分層設計的疊加特性的知識。phi-mesher將層分解為一組凸多邊形，從中導出三維凸多面體來填充層內的體積，然后進一步處理為保角四面體以形成初始三維四面體網格。該算法避免了三維有限元網格劃分中常見的復雜而耗時的創建和銷毀交換過程。所有復雜的計算都是在二維而不是三維中進行的，從而進一步增強了算法的魯棒性和可擴展性。最終結果是，對于這些類型的復雜分層結構，與通用的三維有限元網格技術相比，phi mesher可以減少30倍或更多的網格時間。
仿真結果
在0 GHz至40 GHz范圍內進行頻率掃描，以提取所需帶寬內的s-parameter模型。后處理允許自動識別來自單端終端的差分對。結果可繪制為單端端子或差分對。各種結果如下（圖8插入損耗（單位dB）；圖9接收（RX）和發送（TX）兩個差分對的回波損耗（單位dB）；圖11 RX和TX差分對之間的隔離度）。根據規格，設計人員將確定板載封裝器件的使用頻率范圍。
圖9. 兩個差分對的損耗與頻率的關系
總結
Ansys HFSS 3D layout為封裝、IC在印刷電路板上的仿真和提取提供了一種創新的工藝。強大的自動化功能可使設計人員快速，輕松地將電路板和封裝設計從現有的布局設計流程轉移到3-D電磁仿真器，為仿真做好準備。自動自適應網格劃分過程，更快的網格劃分和高性能計算能力可提供當今壓縮和競爭性設計周期所需的精度水平和速度。
工程師必備
- 項目客服
- 培訓客服
- 平臺客服
TOP
