集成電路器件與設計的橋梁
分享者馬順利，復旦大學微電子學院青年副研究員。本科畢業于上海交通大學微電子學與固體電子學系，博士畢業于復旦大學。博士期間，在新加坡南洋理工VIRTUS LAB 工作，在業界研究77GHz毫米波汽車雷達芯片，之后在復旦從事研究工作，碩士生導師。
主要研究方向為模擬射頻集成電路：適用于5/6G毫米波通信的相控陣收發機芯片、鎖相環PLL芯片、毫米波功率放大器芯片、77GHz FMCW 雷達芯片、高速有線通信芯片、新型MoS2芯片設計等。
集成電路通常采用一定的工藝，把一個電路中所需的晶體管、電阻、電容和電感等元件及布線互連一起，制作在半導體襯底中。無論新型的二維芯片還是目前傳統的硅工藝芯片，其芯片的設計的主要目的仍然是實現特定的功能。從集成電路器件到芯片的設計中間的橋梁就是定制的模型和特定的拓撲結構。
本次以目前兩個熱門的題目為例說明，首先新型的神經網絡芯片。基于傳統的硅工藝神經網絡芯片需要大量的乘法和加法單元實現卷積的運算，如何實現低功耗高速的卷積運算是其中的核心問題，此外神經網絡的輸入通常為傳感器的數據。傳感器芯片和神經網絡芯片之間通常需要接口，大量的數據通過接口傳遞會消耗大量的功耗和芯片的面積。實現傳感和神經運算的結合是未來發展的重要方向，也是擬神經計算的關鍵。二維器件具有光、電、磁、氣體等感應，基于二維器件實現傳感是較為容易，但是基于二維的器件實現神經網絡運算并不簡單。相比于基于二維神經單元，通過軟件實現神經網絡而言，二維芯片實現神經網絡并且集成前向傳播網絡芯片更具應用價值。如何實現？首先是器件的建模，器件的建模打破了傳統二維芯片通過實驗迭代的方式優化電路，而是通過仿真不斷優化器件，從而實現快速高質量電路。
對于目前的5G和6G通信，毫米波芯片是傳輸的關鍵。對于毫米波電路而言，最為困難仍然是器件建模，隨著頻率的升高，傳統的模型已經無法支撐高頻電路的設計。因為電阻、電容和電感在超過100GHz以上的頻率已經不僅僅是電阻、電容和電感，同時簡單的一根線在低頻的短路已經不在成立，需要通過傳輸線理論進行分析。同時晶體管的寄生電容已經不能忽略，需要通過準確的進行建模和仿真。因此如何設計毫米波芯片的核心在于建模和特定拓撲的優化。如何在硅的材料中通過實現不斷的幾何形狀從而實現特定的電路功能是一個藝術。
? 定制二維器件的spice模型與乘加運算
MoS2晶體管的建模是實現芯片的關鍵，MoS2晶體管SPICE模型的直流參數多達幾十個，參數劃分為三類，一類是器件本征物理參數，比如柵氧化層的相對介電常數和厚度，這些參數是由制備工藝確定的。第二類是器件的性能參數，在物理含義上有著明確的定義，比如閾值電壓、輸出阻抗等，是需要在測試結果當中提取的。第三類參數是經驗性參數，這些參數在物理含義上并沒有特定的定義，但是有的可以在物理現象中找到合理的解釋，比如用來描述晶體管DIBL效應的參數AT和BT等，有的參數可能僅僅是為了曲線更加的光滑，更加的符合現實中測得的結果。
根據SPICE模型方程式和模型參數的分析，明確器件參數，在測試結果中提取物理參數，最后對于經驗性參數，根據仿真結果和測試結果的對比，反復微調經驗性參數，得到合理的值。在完整的得到MoS2晶體管SPICE模型的直流參數之后，進行仿真結果和測試結果的對比，如果符合預期，進一步對誤差進行分析，并且通過單元電路的驗證，來證明結果的可靠性。
仿真與測試對比
仿真結果與實測結果吻合，誤差主要出現在線性區，是由于肖特基接觸導致的。在SPICE Level 62薄膜晶體管模型當中，對于肖特基接觸的處理并不完善，是模型誤差的主要原因。通過將仿真數據和實測數據進行比較，可以量化模型的誤差。MAPE的計算方法是實測值與仿真值的差值的絕對值除以實測值，最后將所有的數據取平均值得到的，如下式，其中ai是實測值，bi是仿真值。
示意圖和測試圖
如圖2所示，是基于MoS2晶體管搭建的反相器仿真與實測對比圖，虛線是實測曲線，實線是仿真曲線。該反相器可以正確的實現反相功能，翻轉電壓值約為0.27V，基本在0.2V范圍內實現完全翻轉，電壓增益大于10。
? 基于定制二維器件的神經網絡芯片設計
制備了高質量均勻的兩英寸二維MoS2晶圓，并開發了利于集成電路制造的增強型頂柵晶體管技術，在此基礎上利用level-62 SPICE模型構建晶體管仿真模型，從而對人工神經網絡中的模擬電路進行仿真和優化。如圖3所示的二維神經網絡芯片包括了多個神經元，每個神經元包括了信號輸入、權重和信號的乘積(MAC)以及激活輸出。MoS2增強型晶體管特性展示出了較大的電流開關比和良好的均一性，降低了大規模MoS2電路的集成難度。MAC單元中的乘法模塊由一個定制的雙柵晶體管組成，可以對輸入信號和權重進行乘法運算。當多個該乘法結構的并行連接則可實現累加操作，其結果對應于總輸出電流。因此采用多個Finger并聯和雙柵可實現MAC操作，從而將復雜的MAC操作在定制的MAC器件中完成，與需要大量晶體管的數字MAC電路相比，本工作中采用的模擬MoS2晶體管乘加網絡在芯片面積、計算速度和功耗上都有著巨大優勢。
? 毫米波器件的模型設計與匹配設計
對于CMOS毫米波電路設計而言，晶體管模型的準確性以及各個參數的準確性都十分重要。工藝廠商提供的模型大多只在30 GHz以下的頻率范圍進行過測試驗證，一個準確的晶體管模型在設計電路的時至關重要。
圖4所示的是晶體管的小信號等效電路模型與差分版圖，包含本征參數和寄生參數兩部分，本征參數包括Cgs、Cgd、Ri、Rgd、Rds和Cds，外部寄生參數包括Lg、Rg、Ld、Rd、Ls和Rs。外部寄生參數主要是版圖設計中的金屬連線和過孔引入的。
變壓器的為兩個相互耦合的電感可以應用匹配設計如圖5所示。圖5展示了一個耦合的變壓器集總參數模型，變壓器模型中主級與次級線圈的模型參數均可以通過與單個電感模型相似的方法得到。在主級/次級線圈一端接地的條件下，變壓器的耦合電容Cc以及互感M可以通過下式求得：
在片上非理想因素的作用下，變壓器的主級與次級線圈在不同頻率處將呈現出不同的電感，其電感值與對應的耦合系數可以采用下式計算。不同耦合系數k下的磁耦合諧振腔Z21仿真結果如圖5所示。
? 毫米波放大器設計
基于晶體管模型和變壓器模型，設計雙路合成的功率放大器原理如圖5所示。驅動級晶體管M1 & M2的尺寸為18 μm/30 nm，輸出級晶體管M3的尺寸為18 μm/30 nm；其對應的中和電容尺寸分別為9.5 μm/30 nm與25 μm/30 nm。單路功率放大器的輸入與輸出阻抗均匹配至100 Ω，并且通過100 Ω特征阻抗的傳輸線進行功率分配/功率合成。圖6顯示出了該設計的各級寬帶匹配網絡所采用的低耦合系數變壓器三維視圖以及對應的匹配網絡理想模型。該設計的四級匹配網絡均僅采用單個變壓器實現，具備極為緊湊的面積，芯片在135 GHz可以達到峰值增益21.9 dB，并且在128-147 GHz范圍內增益均高于19 dB。此外，該功率放大器在120-150 GHz范圍內均可以達到10 dBm以上的輸出功率。
圖7 5G毫米波低噪聲放大器芯片【3】
低噪聲放大器芯片的S參數測試結果如圖7所示，最高增益為30.5 dB，3-dB帶寬頻率范圍為35~50 GHz，1-dB帶寬頻率范圍為38~48 GHz，在1.2-V電源電壓下的直流功耗為63.6 mW。S11和S22參數測試結果和仿真結果也有較好的一致性，S11在30~65 GHz頻率范圍內都小于-10 dB。噪聲系數采用噪聲源346CK40和信號分析儀N9040B測試，在35~50 GHz頻率范圍內的噪聲系數為4.1~6.5 dB。
超寬帶放大設計，該芯片的帶寬可達75 GHz以上，而安捷倫N5247B矢量網絡分析儀支持的最高頻率為67 GHz，因此需要借助頻率擴展模塊將測量范圍擴展至110 GHz。進行S參數測試之前需要進行校準以去除線纜、探針等器件的影響。圖8展示了該芯片的S參數測試結果。該芯片的仿真與測試結果展現了非常好的一致性。該芯片的帶內單路最大增益約為13.9 dB，且在3-78 GHz范圍均大于11 dB；輸入/輸出反射系數在全頻帶內均低于-7 dB。
總結
集成電路器件到芯片的設計中間的橋梁就是定制的模型和特定的拓撲結構，只有對模型進行深刻的理解，對電路拓撲深入的分析，才能設計出優秀的電路，在二維材料與硅材料中雕刻出超越一般性能的電路，不僅僅是技術也是藝術。
工程師必備
- 項目客服
- 培訓客服
- 平臺客服
TOP
