本文原刊登于Ansys Blog：《Wired for Success: Ansys HFSS Leads in Wirebond Simulation》

作者：Kevin Quillen

編輯整理：褚正浩 | Ansys中國高級應用工程師

隨著半導體制造商對處理速度的需求日益增長，印刷電路板（PCB）和芯片封裝的所有組件都必須以超高的數據速率提供精準的信號完整性。因此，一定要對任何可能導致中斷以及信號噪聲耦合的設計進行缺陷測試。

引線鍵合是在PCB或芯片封裝中連接芯片和基板的微小“線路”，其正在接受特別考驗。作為連接通道，它們通常是信號損耗或信號退化的根源。半導體工程團隊必須將從材料、鍵合參數到工作環境條件的所有因素納入考慮，以設計出高可靠性的鍵合絲。

速度對于分析潛在的鍵合絲設計以及精準預測其作為PCB或芯片封裝一部分的性能至關重要，尤其在進行全面的物理測試所需的預算、員工工時和其它資源都很有限的情況下。那么，電子工程師如何才能在滿足嚴苛發布期限和財務目標的同時，實現提供完美鍵合絲性能所需的精準分析呢？

答案是通過Ansys HFSS對鍵合絲進行建模并仿真其性能，以及所連接的其它方面，包括PCB和芯片封裝。

Ansys為芯片、封裝、印刷電路板（PCB）和整個系統的建模提供了一個完整的仿真環境

HFSS是仿真高頻率信號及電源完整性設計的行業標準，可為繪制、導入和修改鍵合絲結構提供本地支持。即使面對極高的設計要求，這種高性能的解決方案也能幫助工程師輕松解決諸如材料選擇與厚度、封裝配置與鍵合參數等復雜挑戰。

在HFSS 3D Layout 2021 R1版本中，Ansys Electronics Desktop又有了更多功能，其中包括強大的全新鍵合絲編輯平臺和數據庫管理功能等。工程團隊可開發和共享其定制的鍵合絲配置文件庫，因此對于每一款新產品設計無需從頭開始。當產品開發商競相向市場推出新設計時，這不僅可節省時間，而且還可節約成本。

此外，Ansys鍵合絲庫還支持Cadence鍵合絲設置文件的無縫導入，能夠將其存儲起來，以備將來使用。

借助HFSS，工程師不僅可仿真芯片設計，而且還可仿真其在不同使用環境下的信號等級和電源完整性。

Ansys解決方案能夠對單個、多個及3DIC結構進行建模，其中包括鍵合絲和復雜的互聯等

在通過HFSS對鍵合絲進行電氣性能優化后，還可采用簡單的優化流程，針對熱可靠性和結構可靠性等其它物理設計指標對其進行優化。Ansys仿真平臺包含HFSS和Ansys Mechanical，可為驗證PCB及芯片封裝設計（包含鍵合絲）的電磁、散熱和結構等各方面指標提供統一模型的專用環境。

如今更小、更密集的電子封裝設計一旦暴露在嚴酷的現實環境下，發生熱故障或結構故障的風險就會更高。作為微小接觸點，鍵合絲必須經過特別嚴格的故障分析。Ansys仿真技術可輕松并快速地將鍵合絲設計移交給Mechanical開展此類分析，然后將其返回Ansys HFSS進行迭代設計。

有了HFSS，半導體工程團隊不僅可確保針對現實環境優化單個組件，如鍵合絲等，還可確保整個系統在經過裝配、暴露在惡劣工作條件下后，能以可靠的最佳方式協同工作。

全球領先的半導體公司正在運用Ansys解決方案，讓其復雜產品的電磁仿真運行實現10-12倍的提速。這種系統級方法，以及針對鍵合絲優化等特定任務提供的行業領先功能，充分發揮了Ansys 50多年的行業領先地位優勢。

隨著半導體工程日益復雜，HFSS也在不斷發展，以應對各種新的挑戰，而HFSS鍵合絲建模及仿真功能也不例外。Ansys HFSS 2021 R2發布在即，實現更多突破性改進是其不變的承諾，這些改進可預測并滿足半導體工程團隊最迫切的需求，敬請期待！