本應(yīng)用筆記提供關(guān)于射頻(RF)印刷電路板(PCB)設(shè)計(jì)和布局的指導(dǎo)及建議，包括關(guān)于混合信號(hào)應(yīng)用的一些討論，例如相同PCB上的數(shù)字、模擬和射頻元件。內(nèi)容按主題進(jìn)行組織，提供“最佳實(shí)踐”指南，應(yīng)結(jié)合所有其它設(shè)計(jì)和制造指南加以應(yīng)用，這些指南可能適用于特定的元件、PCB制造商以及材料。

射頻板PCB布局原則

布局確定：布局前應(yīng)對(duì)單板功能、工作頻段、電流電壓、主要射頻器件類型、EMC、相關(guān)射頻指標(biāo)等有詳細(xì)了解，并明確疊層結(jié)構(gòu)、阻抗控制、外形結(jié)構(gòu)尺寸、屏蔽腔和罩的尺寸位置、特殊器件加工說明（如需挖空、直接機(jī)殼散熱的器件尺寸位置）等。另外還應(yīng)明確主要射頻器件功率、散熱、增益、隔離度、靈敏度等指標(biāo)以及濾波、偏置、匹配電路的連接，對(duì)功放電路還應(yīng)得到器件手冊(cè)推薦的匹配走線要求或射頻場(chǎng)分析軟件仿真得到的阻抗匹配電路指導(dǎo)。

物理分區(qū)：關(guān)鍵是根據(jù)單板的主信號(hào)流向規(guī)律安排主要元器件，首先根據(jù)RF 端口位置固定RF 路徑上的元器件，并調(diào)整其朝向以將RF 路徑的長度減到最小，除要考慮普通布局規(guī)則外，還須考慮如何減小各部分間相互干擾和抗干擾能力，保證多個(gè)電路有足夠的隔離，對(duì)于隔離度不夠或敏感、有強(qiáng)烈輻射源的電路模塊要考慮采用金屬屏蔽罩將射頻能量屏蔽在RF 區(qū)域內(nèi)。

電氣分區(qū)：布局一般分為電源，數(shù)字和模擬三部分，要在空間上分開，布局走線不能跨區(qū)域。并盡可能將強(qiáng)電和弱電信號(hào)分開，將數(shù)字和模擬分開，完成同一功能的電路應(yīng)盡量安排在一定的范圍之內(nèi)，從而減小信號(hào)環(huán)路面積。

射頻傳輸線

許多Maxim射頻元件要求阻抗受控的傳輸線，將射頻功率傳輸至PCB上的IC引腳(或從其傳輸功率)。這些傳輸線可在外層(頂層或底層)實(shí)現(xiàn)或埋在內(nèi)層。關(guān)于這些傳輸線的指南包括討論微帶線、帶狀線、共面波導(dǎo)(地)以及特征阻抗。也介紹傳輸線彎角補(bǔ)償，以及傳輸線的換層。

微帶線

這種類型的傳輸線包括固定寬度金屬走線(導(dǎo)體)以及(相鄰層)正下方的接地區(qū)域。例如，第1層(頂部金屬)上的走線要求在第2層上有實(shí)心接地區(qū)域(圖1)。走線的寬度、電介質(zhì)層的厚度以及電介質(zhì)的類型決定特征阻抗(通常為50Ω或75Ω)。

帶狀線

這種線包括內(nèi)層固定寬度的走線，和上方和下方的接地區(qū)域。導(dǎo)體可位于接地區(qū)域中間(圖2)或具有一定偏移(圖3)。這種方法適合內(nèi)層的射頻走線。

共面波導(dǎo)(接地)

共面波導(dǎo)提供鄰近射頻線之間以及其它信號(hào)線之間較好的隔離(端視圖)。這種介質(zhì)包括中間導(dǎo)體以及兩側(cè)和下方的接地區(qū)域(圖4)。

建議在共面波導(dǎo)的兩側(cè)安裝過孔“柵欄”，如圖5所示。該頂視圖提供了在中間導(dǎo)體每側(cè)的頂部金屬接地區(qū)域安裝一排接地過孔的示例。頂層上引起的回路電流被短路至下方的接地層。

特征阻抗

有多種計(jì)算工具（推薦通過 PCB特征阻抗計(jì)算神器Polar SI9000）可用于正確設(shè)置信號(hào)導(dǎo)體線寬，以實(shí)現(xiàn)目標(biāo)阻抗。然而，在輸入電路板層的介電常數(shù)時(shí)應(yīng)小心。典型PCB外基板層包含的玻璃纖維成分小于內(nèi)層，所以介電常數(shù)較低。例如，F(xiàn)R4材質(zhì)介電常數(shù)一般為εR = 4.2，而外基板(半固化板)層一般為εR = 3.8。下邊的例子僅供參考，其中金屬厚度為1oz銅(1.4 mils、0.036mm)。

傳輸線彎角補(bǔ)償

由于布線約束而要求傳輸線彎曲時(shí)(改變方向)，使用的彎曲半徑應(yīng)至少為中間導(dǎo)體寬度的3倍。也就是說：

彎曲半徑 ≥ 3 × (線寬)

這將彎角的特征阻抗變化降至最小。

如果不可能實(shí)現(xiàn)逐漸彎曲，可將傳輸線進(jìn)行直角彎曲(非曲線)，見圖6。然而，必須對(duì)此進(jìn)行補(bǔ)償，以減小通過彎曲點(diǎn)時(shí)本地有效線寬增大引起的阻抗突變。標(biāo)準(zhǔn)補(bǔ)償方法為角斜接，如下圖所示。最佳的微帶直角斜接由杜維爾和詹姆斯(Douville and James)公式給出：

式中，M為斜接與非斜接彎角之比(%)。該公式與介電常數(shù)無關(guān)，受約束條件為w/h ≥ 0.25。

其它傳輸線可采用類似的方法。如果對(duì)正確補(bǔ)償方法存在任何不確定性，并且設(shè)計(jì)要求高性能傳輸線，則應(yīng)利用電磁仿真器對(duì)彎角建模。

傳輸線的換層

如果布局約束要求將傳輸線換至不同的電路板層，建議每條傳輸線至少使用兩個(gè)過孔，將過孔電感負(fù)載降至最小。一對(duì)過孔將傳輸電感有效減小50%，應(yīng)該使用與傳輸線寬相當(dāng)?shù)淖畲笾睆竭^孔。例如，對(duì)于15-mil微帶線，過孔直徑(拋光鍍層直徑)應(yīng)為15 mil至18 mil。如果空間不允許使用大過孔，則應(yīng)使用三個(gè)直徑較小的過渡過孔。

信號(hào)線隔離

必須小心防止信號(hào)線之間的意外耦合。以下是潛在耦合及預(yù)防措施的示例：

射頻傳輸線：傳輸線之間的距離應(yīng)該盡量大，不應(yīng)該在長距離范圍內(nèi)彼此接近。彼此間隔越小、平行走線距離越長，平行微帶線之間的耦合越大。不同層上的走線應(yīng)該有接地區(qū)域?qū)⑵浔３址珠_。承載高功率的傳輸線應(yīng)盡量遠(yuǎn)離其它傳輸線。接地的共面波導(dǎo)提供優(yōu)異的線間隔離。小PCB上射頻線之間的隔離優(yōu)于大約-45dB是不現(xiàn)實(shí)的。

高速數(shù)字信號(hào)線：這些信號(hào)線應(yīng)獨(dú)立布置在與射頻信號(hào)線不同的電路板層上，以防止耦合。數(shù)字噪聲(來自于時(shí)鐘、PLL等)會(huì)耦合到RF信號(hào)線，進(jìn)而調(diào)制到射頻載波。或者，有些情況下，數(shù)字噪聲會(huì)被上變頻/下變頻。

VCC/電源線：這些線應(yīng)布置在專用層上。應(yīng)該在主VCC分配節(jié)點(diǎn)以及VCC分支安裝適當(dāng)?shù)娜ヱ?旁路電容。必須根據(jù)射頻IC的總體頻率響應(yīng)以及時(shí)鐘和PLL引起的數(shù)字噪聲的預(yù)期頻率分布選擇旁路電容。這些走線也應(yīng)與射頻線保持隔離，后者將發(fā)射較大的射頻功率。

接地區(qū)域

如果第1層用于射頻元件和傳輸線，建議在第2層使用實(shí)心(連續(xù))接地區(qū)域。對(duì)于帶狀線和偏移帶狀線，中間導(dǎo)體上、下要求接地區(qū)域。這些區(qū)域不得共用也不得分配給信號(hào)或電源網(wǎng)絡(luò)，而必須全部分配給地。有時(shí)候受設(shè)計(jì)條件限制，某一層上有局部接地區(qū)域，則必須位于全部射頻元件和傳輸線下方。接地區(qū)域不得在傳輸線下方斷開。

應(yīng)在PCB的RF部分的不同層之間布置大量的接地過孔。這有助于防止接地電流回路造成寄生接地電感增大。過孔也有助于防止PCB上射頻信號(hào)線與其它信號(hào)線的交叉耦合。

電源層和接地層的特殊考慮事項(xiàng)

對(duì)于分配給系統(tǒng)電源(直流電源)和接地的電路板層，必須考慮元件的回路電流。總的原則是避免將信號(hào)線布置在電源層和接地層之間的電路板層上。

電源(偏壓)走線和電源去耦

如果元件有多個(gè)電源連接，常見做法是采用“星”型配置的電源布線(圖9)。在星型配置的“根”節(jié)點(diǎn)安裝較大的去耦電容(幾十μF)，在每個(gè)分支上安裝較小的電容。這些小電容的值取決于射頻IC的工作頻率及其具體功能(即級(jí)間與主電源去耦)。下圖所示為一個(gè)示例。

相對(duì)于連接至相同電源網(wǎng)絡(luò)的所有引腳串聯(lián)的配置，“星”型配置避免了長接地回路。長接地回路將引起寄生電感，會(huì)造成意外的反饋環(huán)路。電源去耦的關(guān)鍵考慮事項(xiàng)是必須將直流電源連接在電氣上定義為交流地。

去耦和旁路電容的選擇

由于存在自諧頻率(SRF)，現(xiàn)實(shí)中電容的有效頻率范圍是有限的。可以從制造商處獲得SRF，但有時(shí)候必須通過直接測(cè)量進(jìn)行特征分析。SRF以上時(shí)，電容呈現(xiàn)感性，因此不具備去耦或旁路功能。如果需要寬帶去耦，標(biāo)準(zhǔn)做法是使用多個(gè)(電容值)增大的電容，全部并聯(lián)。小電容的SRF一般較大(例如，0.2pF、0402 SMT封裝電容的SRF = 14GHz)，大電容的SRF一般較小(例如，相同封裝2pF電容的SRF = 4GHz)。表2所列為典型配置。

*有效頻率范圍的低端定義為低于5Ω容抗。

旁路電容布局考慮事項(xiàng)

由于電源線必須為交流地，最大程度減小交流地回路的寄生電感非常重要。元件布局或擺放方向可能會(huì)引起寄生電感，例如去耦電容的地方向。旁路電容有兩種擺放方法，分別如圖10和圖11所示：

這種配置下，將頂層上的VCC焊盤連接至內(nèi)層電源區(qū)域(層)的過孔可能妨礙交流地電流回路，強(qiáng)制形成較長的回路，造成寄生電感較高。流入VCC引腳的任何交流電流都通過旁路電容，到達(dá)其接地側(cè)，然后返回至內(nèi)接地層。這種配置下，旁路電容和相關(guān)過孔的總占位面積最小。

另外一種配置下，交流地回路不受電源區(qū)域過孔的限制。一般而言，這種配置要求的PCB面積稍大。

短路器連接元件的接地

對(duì)于短路器連接(接地)的元件(例如電源去耦電容)，推薦做法是每個(gè)元件使用至少兩個(gè)接地過孔(圖12)，這可降低過孔寄生電感的影響。短路連接元件組可使用過孔接地“孤島”。

IC接地區(qū)域(“焊盤”)

大多數(shù)IC要求在元件正下方的元件層(PCB的頂層或底層)上的實(shí)心接地區(qū)域。該接地區(qū)域?qū)⒊休d直流和射頻回流，通過PCB流向分配的接地區(qū)域。該元件“接地焊盤”的第二功能是提供散熱器，所以焊盤應(yīng)在PCB設(shè)計(jì)規(guī)則允許的情況下包括最大數(shù)量的過孔。下圖所示的例子中，在射頻IC正下方的中間接地區(qū)域(元件層上)安裝有5 × 5過孔陣列(圖13)。在其它布局考慮允許的情況下，應(yīng)使用最大數(shù)量的過孔。這些過孔是理想的通孔(穿透整個(gè)PCB)。這些過孔必須電鍍。如果可能，使用導(dǎo)熱膠填充過孔，以提高散熱性能(在電鍍過孔之后、最后電鍍電路板之前填充導(dǎo)熱膠)。

屏蔽蓋

PCB屏蔽就是對(duì)兩個(gè)空間區(qū)域之間進(jìn)行金屬的隔離，以控制電場(chǎng)、磁場(chǎng)和電磁波由一個(gè)區(qū)域?qū)α硪粋€(gè)區(qū)域的感應(yīng)和輻射。具體講，就是用PCB屏蔽體將元部件、電路、組合件、電纜或整個(gè)系統(tǒng)的干擾源包圍起來，防止干擾電磁場(chǎng)向外擴(kuò)散；用PCB屏蔽體將接收電路、設(shè)備或系統(tǒng)包圍起來，防止它們受到外界電磁場(chǎng)的影響。

若干條布線布局細(xì)則

1，RF 鏈路一字布局，在同一屏蔽腔內(nèi)布局時(shí)可按信號(hào)由小到大一字、L 形布局。強(qiáng)弱信號(hào)之間要加屏蔽隔離，增益較大支路上也要采取屏蔽措施。在同一個(gè)屏蔽腔內(nèi)，盡量不采用Z 形、U 形、交叉布局。

2，用3 個(gè)電阻組成的PI型衰減器，布局時(shí)焊盤放置可以放在微帶線上，并且不能拐彎，如下圖1 所示。如果布局空間緊張，兩個(gè)接地電阻要求放在盡量短的高阻支線上。

3，偏置電路的饋電電感布局：不要與射頻通道平行，最好與射頻線垂直。

4，盡可能地把高功率RF 放大器（HPA）和低噪音放大器（LNA）隔離開來，讓高功率RF 發(fā)射電路遠(yuǎn)離低功率RF 接收電路。

5，RF 輸出端盡量遠(yuǎn)離RF 輸入端，防止輸出信號(hào)串到輸入端。

6，去耦電容靠近需保護(hù)器件，ESD 敏感器件的去耦電容應(yīng)靠近器件電源和地管腳。

7，濾波器輸出端盡量靠近壓控制振蕩器（VCO） 的壓控輸入端，按最小工藝間隔分布布局。

8，衰減器網(wǎng)絡(luò)用于改善介質(zhì)濾波器的端口匹配，要靠近介質(zhì)濾波器端口，否則濾波器端口帶外嚴(yán)重不匹配，導(dǎo)致強(qiáng)烈反射，與放大器級(jí)聯(lián)后，可能引起帶外自激。

9，屏蔽罩內(nèi)壁寬應(yīng)大于1MM，建議腔內(nèi)器件焊盤應(yīng)離腔體邊至少2mm，其它信號(hào)離腔體至少0.5mm。并在腔體拐角處添加固定安裝孔，孔應(yīng)該為2.8-3mm.

10，盡可能將數(shù)字電路遠(yuǎn)離模擬電路，確保射頻走線參考大面積地平面，并盡可能將射頻線走在表層上。

1 1，數(shù)字、模擬信號(hào)線不跨區(qū)域布線，如果射頻走線必須要穿過信號(hào)線，優(yōu)選： 在它們之間沿著射頻走線布一層與主地相連的地； 次選，保證射頻線與信號(hào)線十字交叉，可將容性耦合減到最小，同時(shí)盡可能在每根射頻走線周圍多布一些地，并連到主地。 一般，射頻印制線不宜并行布線且不宜過長，如果確實(shí)需要并行布線，應(yīng)在兩條線之間加一條地線（地線打過孔，確保良好接地）。 射頻差分線，走平行線，兩條平行線外側(cè)加地線（地線打過孔，確保良好接地），印制線的特性阻抗按器件的要求設(shè)計(jì)。

12，射頻印制電路板布線的基本順序： 射頻線路基帶射頻接口線（IQ 線）時(shí)鐘線電源部分?jǐn)?shù)字基帶部分地。

13，考慮到綠油會(huì)對(duì)微帶線性能、信號(hào)等方面有影響，故建議頻率較高單板微帶線可以不涂覆綠油，中低頻率的單板微帶線建議涂覆綠油。

14，射頻走線通常不打孔，如必須RF 走線換層，應(yīng)該將過孔尺寸減到最小，這樣不僅可以減少路徑電感，并可減少RF 能量泄漏到疊層板內(nèi)其他區(qū)域的機(jī)會(huì)；

15，雙工器、中頻放大器、混頻器總有多個(gè)RF/IF 信號(hào)相互干擾，RF 與IF 走線應(yīng)盡可能走十字交叉，并在它們之間隔一塊地；

16，除特殊用途外，禁止RF 信號(hào)走線上伸出多余的線頭；

17，基帶射頻接口線（IQ 線）布線應(yīng)該較寬一些，最好在10mil 以上，為避免相位誤差，線長盡可能相等，且盡可能間距相等；

18，射頻控制線要求走線盡可能短，依據(jù)傳輸控制信號(hào)器件的輸入輸出阻抗來調(diào)整布線長度，減少噪聲引入。 走線遠(yuǎn)離射頻信號(hào)、非金屬化孔和“地” 邊緣。 走線周圍不要打地過孔，防止信號(hào)通過過孔耦合到射頻地。

19，盡可能將數(shù)字走線、電源走線遠(yuǎn)離射頻電路； 時(shí)鐘電路和高頻電路是主要干擾和輻射源，一定要單獨(dú)安排、遠(yuǎn)離敏感電路；

20，主時(shí)鐘布線要求盡可能短，線寬推薦在10mil以上，走線兩側(cè)包地，以防止其它信號(hào)線的干擾。 建議用帶狀線形式走線；

21，數(shù)字、模擬信號(hào)線不跨區(qū)域布線，如果信號(hào)走線必須要穿過射頻線，優(yōu)選分層布線，在它們之間沿著射頻走線布一層與主地相連的地平面； 次選射頻線與信號(hào)線十字交叉，頻率較低的數(shù)字信號(hào)可以從大封裝電容焊盤之間垂直通過，同時(shí)盡可能在每根射頻走線周圍多布一些地，并連到主地。 此外，將射頻走線之間的并行長度減到最小可以將感性耦合減到最小；

22，壓控振蕩器（VCO）的控制線必須遠(yuǎn)離RF 信號(hào)，必要時(shí)可以對(duì)VCO 控制線施行包地處理；

23，在PCB 板的每一層，應(yīng)布上盡可能多的地，并把它們連到主地面。 盡可能把走線靠在一起以增加內(nèi)部信號(hào)層和電源分配層的地塊數(shù)量。

24，阻抗：射頻線阻抗為50歐，滿足阻抗要求下線寬盡量粗。線寬盡量接近0603阻容器件大小。

25，轉(zhuǎn)角：射頻信號(hào)走線如果走直角，拐角處有效線寬會(huì)增大，阻抗不連續(xù)而引起反射。故對(duì)轉(zhuǎn)角進(jìn)行處理，主要為切角和圓角兩種

26，漸變線：一些射頻器件封裝較小，SMD 焊盤寬度可能小至12mils，而射頻線寬可能達(dá)50mils，建議選用漸變線，禁止線寬突變。

27，射頻信號(hào)盡量不要打過孔，如必須打孔換層，需請(qǐng)射頻工程師通過仿真計(jì)算出孔徑大小。同時(shí)盡量減小過孔的阻抗不連續(xù)性，常用方法有：采用無盤工藝、選擇合適的出線方式、優(yōu)化反焊盤直徑等。

28，射頻器件大面積焊盤下的過孔最大間距約為λ/10，最小間距約為λ/60。射頻區(qū)域空白區(qū)需鋪大面積接地銅皮，銅皮全連接，在接地銅皮打上過孔。在屏蔽腔壁緊貼的部位加上接地的過孔，過孔需要兩排以上，過孔間距小于λ/20。

29，微帶線布線：PCB 頂層走射頻信號(hào)，射頻信號(hào)下面的平面層必須完整接地，形成微帶線結(jié)構(gòu)。

30，微帶線邊緣離下方地平面邊緣至少要有3W 寬度。且3W 范圍內(nèi)不得有非接地過孔。

31，微帶線至屏蔽壁距離應(yīng)保持為2W 以上。至少20mil.

32，同層內(nèi)非耦合微帶線要做包地銅皮處理并在地銅皮上加地過孔，孔間距小于λ/20，均勻排列整齊。地銅箔邊緣要光滑、平整、禁止尖銳毛刺。建議包地銅皮邊緣離微帶線邊緣大于等于2W 的寬度或者3H 的寬度，H 表示微帶襯底介質(zhì)的厚度。

33，禁止RF 信號(hào)走線跨第二層的地平面縫隙。

34，帶狀線布線:射頻信號(hào)要從PCB 中間層穿過，常見為從第3 層，第2 層和第4 層必須完整接地，即偏心帶狀線結(jié)構(gòu)。

35，帶狀線兩邊的邊緣離上下地平面邊緣至少3W 寬度，且在3W 范圍內(nèi)，不得有非接地的過孔。

36，同層內(nèi)帶狀線要做包地銅皮處理并在地銅皮上加地過孔，孔間距小于λ/20，均勻排列整齊。地銅箔邊緣要光滑、平整、禁止尖銳毛刺。建議包地銅皮邊緣離帶狀線邊緣大于等于2W 的寬度或者3H 的寬度，H 表示帶狀線上下介質(zhì)層總厚度。

37，如果帶狀線要傳輸大功率信號(hào)，為了避免50 歐姆線寬過細(xì)，通常要將帶狀線區(qū)域的上下兩個(gè)參考平面的銅皮做挖空處理，挖空寬度為帶狀線的總介質(zhì)厚度的5 倍以上，如果線寬仍然達(dá)不到要求，則再將上下相鄰的第二層參考面挖空。

布局案例

來源：EDA365