什么是層次式電路設(shè)計(jì)，它的優(yōu)點(diǎn)有哪些呢？

答：層次式電路設(shè)計(jì)（Hierarchical Design），通常是在設(shè)計(jì)比較復(fù)雜的電路和系統(tǒng)時(shí)采用的一種自上而下的電路設(shè)計(jì)方法，即首先在一張圖紙上設(shè)計(jì)電路總體框圖，然后再在另外層次圖紙上設(shè)計(jì)每個(gè)框圖代表的子電路結(jié)構(gòu)，下一層次中還可以包括框圖，按層次關(guān)系將子電路框圖逐級(jí)細(xì)分，直到最低層次上為具體電路圖，不再包括子電路框圖，如圖3-107所示，是一個(gè)大概的層次式原理圖的框架。

 

圖3-107  層次式原理圖示意圖

層次式原理圖一種先進(jìn)的原理圖設(shè)計(jì)方法，使用符號(hào)代表功能，并且能夠重復(fù)的調(diào)用，（同FPGA的verilog 語(yǔ)言一樣）。設(shè)計(jì)的兩種方法：自下而上（Bottom-Up）和自上而下（Top-Down），如圖3-108所示：

 

圖3-108  層次式原理圖繪制方式示意圖

層次原理圖結(jié)構(gòu)分明，模塊化清晰，可以重復(fù)調(diào)用，它的優(yōu)點(diǎn)有如下幾個(gè)：

? 分工，將一個(gè)復(fù)雜的電路設(shè)計(jì)分為幾個(gè)部分，分配給幾個(gè)工程技術(shù)人員同時(shí)進(jìn)行設(shè)計(jì)；

? 模塊化，讓具有不同特長(zhǎng)的設(shè)計(jì)人員負(fù)責(zé)不同部分的設(shè)計(jì)；

? 設(shè)備限制，打印輸出設(shè)備不支持幅面過(guò)大的電路圖頁(yè)面；

? 自上而下的設(shè)計(jì)策略，目前該策略已成為電路和系統(tǒng)設(shè)計(jì)的主流。

|本文凡億教育原創(chuàng)技術(shù)文章，轉(zhuǎn)載請(qǐng)注明來(lái)源