先進(jìn)芯片、Interposer和封裝設(shè)計(jì)的電磁與電路RLCK提取和仿真
本文原刊登于semiwiki.com：《Electromagnetic and Circuit RLCK Extraction and Simulation for Advanced Silicon, Interposers and Package Designs 》
作者：Tom Dillinger
編輯整理：成捷 | Ansys半導(dǎo)體事業(yè)部主任應(yīng)用工程師
多年來(lái)，對(duì)于從物理設(shè)計(jì)數(shù)據(jù)中提取互連模型，已經(jīng)有了截然不同的領(lǐng)域。
芯片設(shè)計(jì)人員普遍關(guān)注電路/路徑延遲計(jì)算和動(dòng)態(tài)I*R壓降分析的RC寄生效應(yīng)。將提取的寄生參數(shù)反標(biāo)到網(wǎng)表模型要求版圖已經(jīng)成功通過(guò)LVS檢查。對(duì)于具有快速時(shí)鐘轉(zhuǎn)換速率和高開(kāi)關(guān)活動(dòng)的特定高頻設(shè)計(jì)類(lèi)，感應(yīng)阻抗的影響被納入電源網(wǎng)格和全局時(shí)鐘模型提取中。[1]
片上感應(yīng)螺旋組件利用獨(dú)特的方法生成電氣模型。這些組件的布局通常需要特定的金屬填充版圖，這些金屬填充位于（厚）頂層金屬下方一直到襯底，以簡(jiǎn)化關(guān)于感應(yīng)電流的假設(shè)，如下所示。
封裝與印刷電路板設(shè)計(jì)領(lǐng)域需要準(zhǔn)確的RCLK模型提取，以提供電源/地分布阻抗模型和收發(fā)器之間的信號(hào)互聯(lián)插損/回?fù)p/串?dāng)_。留給電源/地電壓水平波動(dòng)的設(shè)計(jì)余量必然十分緊缺，同時(shí)增加去藕電容帶來(lái)的成本/面積權(quán)衡需要高度細(xì)化的模型。對(duì)超高數(shù)據(jù)速率信號(hào)的需求（尤其是長(zhǎng)距離串行接口）要求在寬頻率范圍內(nèi)準(zhǔn)確的提取模型，即基礎(chǔ)數(shù)據(jù)速率的多重諧波。
目前有幾種技術(shù)趨勢(shì)正在推進(jìn)這兩個(gè)提取領(lǐng)域的新發(fā)展：
增加芯片上感應(yīng)元件的使用，部署在電路上
作為芯片上時(shí)鐘綜合要求的一部分，調(diào)諧RLC“回路”電路的利用率日益增長(zhǎng)。無(wú)線通信正在蓬勃發(fā)展，本地振蕩器作為芯片間高速有線接口鏈路時(shí)鐘源的設(shè)計(jì)在很大程度上使用了LC諧振回路。
分配給這些電路的芯片面積是日益關(guān)注的問(wèn)題。如上圖所示，芯片上電感器越來(lái)越多地與底層電路合并，因此需要改進(jìn)模型的提取方法。
高級(jí)多芯片2.5D和3D封裝技術(shù)引入新的拓?fù)浣Y(jié)構(gòu)來(lái)建模
當(dāng)前的封裝技術(shù)包含：
? 穿過(guò)堆疊芯片，從Bump到芯片用于供電和信號(hào)連接的硅通孔（TSV）
? 芯片之間的短距離（并行、時(shí)鐘轉(zhuǎn)發(fā)）接口
? Interposer中的局部重分布互聯(lián)層
上圖所示的是一種帶有兩個(gè)芯片的簡(jiǎn)單2.5D interposer結(jié)構(gòu)，時(shí)鐘線用黃色高亮顯示，作為示例，分析整個(gè)結(jié)構(gòu)的電磁（EM）效應(yīng)是必要的。
而且，最后但同樣重要的是：
與先進(jìn)工藝節(jié)點(diǎn)芯片和多芯片封裝相關(guān)的物理設(shè)計(jì)數(shù)據(jù)量十分龐大
提取寄生模型的算法需要支持分布式計(jì)算，并且跨多個(gè)處理器核心提供高度可擴(kuò)展性能。
最近，我有幸與Ansys的Yorgos Koutsoyannopoulos和Anand Raman進(jìn)行了交流，了解他們對(duì)支持這些模型提取領(lǐng)域的發(fā)展所需的趨勢(shì)和工具特性的看法。他們的見(jiàn)解非常有指導(dǎo)意義，具體而言，最近推出的Ansys RaptorH這款產(chǎn)品如何綜合全面地滿足這些不斷變化的需求。
Yorgos首先表示： “RLCK提取和仿真的應(yīng)用空間正在迅速擴(kuò)大。2.5D和3D IC的設(shè)計(jì)人員對(duì)以芯片為中心的流程非常熟悉。他們需要的建模解決方案既要求具備易用性，同時(shí)又要滿足高信號(hào)數(shù)據(jù)速率所需的精度以及這類(lèi)封裝解決方案的供電問(wèn)題。”
我問(wèn)道：“您如何在易用性和準(zhǔn)確性之間取得平衡？”
Yorgos答復(fù)道： “Ansys HFSS是電磁分析的黃金標(biāo)準(zhǔn)，其應(yīng)用范圍從無(wú)線傳播一直延伸到PCB級(jí)信號(hào)與電源完整性仿真。上一代產(chǎn)品RaptorX則重點(diǎn)關(guān)注片上結(jié)構(gòu)的寄生計(jì)算，例如螺旋電感、電源網(wǎng)格、芯片上MIM去耦電容器。我們已將HFSS和RaptorX整合到RaptorH中，兩種引擎集成在一起。這樣設(shè)計(jì)人員能便捷地發(fā)揮這兩種算法的優(yōu)勢(shì)，該工具將最佳方法應(yīng)用到模型的每個(gè)單元。”
Anand補(bǔ)充道： “RaptorH產(chǎn)品研發(fā)中有幾個(gè)不可或缺的考量因素。以芯片為中心的設(shè)計(jì)環(huán)境是這些2.5D和3D封裝的基礎(chǔ)，GDS-II或OASIS數(shù)據(jù)可表達(dá)設(shè)計(jì)。技術(shù)文件堆疊定義使用了代工廠提供的工藝說(shuō)明，所有層和維度信息都是加密的，工藝角定義使用了與傳統(tǒng)芯片環(huán)境相同的定義。”
我問(wèn)道：“Yorgos重點(diǎn)強(qiáng)調(diào)易用性，那么易用性對(duì)產(chǎn)品研發(fā)有什么影響呢？”
Anand答復(fù)說(shuō)： “RaptorH桌面對(duì)當(dāng)前RaptorX和HFSS用戶而言并不陌生，3D設(shè)計(jì)幾何結(jié)構(gòu)和電磁場(chǎng)可視化解決方案使用了現(xiàn)有的Ansys桌面界面。”
Anand繼續(xù)說(shuō)道： “S參數(shù)和電路網(wǎng)表模型都已提供。特別值得注意的是，該分析是在LVS之前開(kāi)展的，而設(shè)計(jì)仍在進(jìn)行中。”
我問(wèn)道：“對(duì)于一般電磁分析，HFSS通常需要掌握大量的控制專(zhuān)業(yè)知識(shí)。例如，模型端口的定義和布局。在RaptorH中又該如何管理呢？”
Anand答復(fù)道： “RaptorH流程以芯片為中心的特性意味著我們需要為芯片設(shè)計(jì)人員提供一個(gè)熟悉的環(huán)境。我們不需要支持自由空間電磁、波導(dǎo)、天線等等，所有金屬生而平等。設(shè)計(jì)人員設(shè)置電路端口如同在實(shí)驗(yàn)室中放置端口。”
我問(wèn)道：“這些2.5D和3D封裝模型數(shù)據(jù)庫(kù)可能非常龐大。RaptorH工具的性能如何？”
Yorgos回答說(shuō)： “RaptorH旨在為電磁分析呈現(xiàn)完整版圖，無(wú)需修剪數(shù)據(jù)通道，希望采樣的拓?fù)淠軌虮硎就暾涌凇Ｔ摴ぞ吣軌蚩焖俜治鲈O(shè)計(jì)尺寸、端口和技術(shù)文件堆疊數(shù)據(jù)，以提供所需的計(jì)算資源指南。算法分析只占用總計(jì)算時(shí)間的一小部分，電磁模型生成是高度并行化的。對(duì)于極大型問(wèn)題，RaptorH可利用多處理云資源，在使用多個(gè)處理器時(shí)實(shí)現(xiàn)出色的加速性能。”
如果您正在尋求一款2.5D/3D封裝解決方案，精確的信號(hào)和電源分配模型提取是絕對(duì)必要的，也歡迎您深入研究Ansys RaptorH解決方案的獨(dú)特功能。
[1] Restle, P., et al., “Measurement and Modeling of On-Chip Transmission Line Effects in a 400MHz Microprocessor”, IEEE Journal of Solid State Circuits, Vol. 33, No. 4, April 1998, p 662-665.
想要了解更多Ansys半導(dǎo)體解決方案，可查看近期『2021 Ansys Innovation大會(huì)』——CPS-芯片封裝系統(tǒng)專(zhuān)題分會(huì)場(chǎng)，>>成為Ansys數(shù)字資源中心會(huì)員查看更多精彩內(nèi)容
Ansys CPS（Chip+Package+System）多物理場(chǎng)仿真方案，包含了Redhawk/HFSS等業(yè)界黃金工具，基于CPM/CSM/CTM等獨(dú)有的芯片模型，通過(guò)協(xié)同仿真考察芯片與PKG/PCB之間的耦合影響，通過(guò)電、熱、結(jié)構(gòu)之間的多物理場(chǎng)耦合仿真使得仿真精度更高，幫助設(shè)計(jì)者優(yōu)化從芯片至系統(tǒng)的SIPI/熱/結(jié)構(gòu)可靠性等設(shè)計(jì)指標(biāo)，此流程已經(jīng)支持多家客戶在先進(jìn)工藝節(jié)點(diǎn)和大規(guī)模的2.5D/3D IC設(shè)計(jì)上成功流片。
是否需要對(duì)IC開(kāi)展電磁仿真？Ansys有話說(shuō)~
CPS-芯片封裝系統(tǒng) | 2021 Ansys Innovation大會(huì)
Ansys成功支持AWS基于Arm的Graviton2處理器，進(jìn)一步擴(kuò)大云應(yīng)用覆蓋
Ansys多物理場(chǎng)解決方案榮獲臺(tái)積電N3和N4工藝技術(shù)認(rèn)證
全方位實(shí)時(shí)連接Ansys最新動(dòng)態(tài)
了解更多工程仿真資訊、產(chǎn)品介紹與更新以及行業(yè)最新趨勢(shì)
立即訂閱Ansys官方郵件推送，實(shí)時(shí)掌握精彩內(nèi)容！
*我希望收到Ansys及其合作伙伴的信息更新及推送，我可以隨時(shí)取消訂閱。Ansys隱私聲明
工程師必備
- 項(xiàng)目客服
- 培訓(xùn)客服
- 平臺(tái)客服
TOP
