定制化和多芯片封裝讓傳統(tǒng)的芯片開(kāi)發(fā)方法難以為繼...

本文原刊登于Semiconductor Engineering：《What’s Missing For Designing Chips At The System Level》

作者：Ed Sperling

《半導(dǎo)體工程》對(duì)話Ansys副總裁兼半導(dǎo)體事業(yè)部總經(jīng)理John Lee、Synopsys集團(tuán)總經(jīng)理Shankar Krishnamoorthy、賽靈思杰出工程師Simon Burke、以及加州大學(xué)圣地亞哥分校（UCSD）計(jì)算機(jī)工程學(xué)和電子與計(jì)算機(jī)工程系教授Andrew Kahng，一同探討先進(jìn)封裝與節(jié)點(diǎn)的設(shè)計(jì)挑戰(zhàn)。

圖1：（從左至右）依次是Ansys副總裁兼半導(dǎo)體事業(yè)部總經(jīng)理John Lee、Synopsys集團(tuán)總經(jīng)理Shankar Krishnamoorthy、賽靈思杰出工程師Simon Burke、以及加州大學(xué)圣地亞哥分校計(jì)算機(jī)工程學(xué)和電子與計(jì)算機(jī)工程系教授Andrew Kahng

《半導(dǎo)體工程》：與以往不同的是，在高級(jí)節(jié)點(diǎn)上開(kāi)展的芯片設(shè)計(jì)越來(lái)越多地采用獨(dú)特的架構(gòu)，因此，現(xiàn)在每次開(kāi)展新設(shè)計(jì)時(shí)所面臨的問(wèn)題都會(huì)截然不同。我們是否仍然可以采用分而治之的方法？亦或目前只能在系統(tǒng)級(jí)處理所有問(wèn)題？

Krishnamoorthy：毋庸置疑，我們看到整個(gè)行業(yè)都在采用域?qū)Ｓ玫募軜?gòu)。它被視為一種能夠大幅提升性能功耗比的方法，但每種架構(gòu)都會(huì)有其相應(yīng)的獨(dú)特挑戰(zhàn)。通常而言，我們看到大量架構(gòu)專門開(kāi)發(fā)用于AI訓(xùn)練與推斷，因此，從這些芯片的構(gòu)建方式以及所面臨的挑戰(zhàn)來(lái)專門研究這個(gè)垂直行業(yè)將會(huì)非常有意義，然后可以為這一類應(yīng)用開(kāi)發(fā)具有針對(duì)性的解決方案。面向AI垂直行業(yè)主要依靠大量的塊復(fù)制，在超低工作電壓下確保電源完整性需要面臨眾多挑戰(zhàn)，因?yàn)椴粌H功耗是一個(gè)大問(wèn)題，而且在處理存儲(chǔ)器和計(jì)算塊之間的訪問(wèn)時(shí)也存在一些挑戰(zhàn)。我們將超低的工作電壓視為一個(gè)巨大的機(jī)遇，其有望在流程早期階段提高電源完整性以及在流程每一步的協(xié)同設(shè)計(jì)中確保電源完整性。此外，我們還看到了一些巨大的機(jī)遇，比如引入布局規(guī)劃相關(guān)的技術(shù)、采用創(chuàng)新方法處理多個(gè)復(fù)制塊，采用結(jié)構(gòu)化布線技術(shù)實(shí)現(xiàn)各個(gè)計(jì)算塊之間的相互連接，降低計(jì)算機(jī)到存儲(chǔ)器的時(shí)延，以及引入能夠顯著優(yōu)化時(shí)延的3D-IC技術(shù)等等。您需要集成型座艙來(lái)整合計(jì)算和存儲(chǔ)器以及它們之間的所有連接，并在同一個(gè)座艙中集成多物理場(chǎng)分析。也許在一些垂直領(lǐng)域中，深入理解這些設(shè)計(jì)挑戰(zhàn)十分有意義，然后可以開(kāi)發(fā)定制解決方案。我們也可以看到，在這些特定的垂直領(lǐng)域中開(kāi)發(fā)定制解決方案，能夠獲得非常好的投資回報(bào)。

Burke：如果您回顧一下FPGA的應(yīng)用市場(chǎng)，尤其是數(shù)據(jù)中心、無(wú)線、汽車和手機(jī)。在五年前，通用產(chǎn)品還可以部署到任何行業(yè)，而在數(shù)據(jù)中心方面，我們現(xiàn)在看到行業(yè)對(duì)性能的需求急劇上升，需要通過(guò)硬件專業(yè)化來(lái)加以應(yīng)對(duì)。過(guò)去，行業(yè)只關(guān)注性能，如今，行業(yè)關(guān)注的是性能功耗比，這意味著不能簡(jiǎn)單地通過(guò)消耗大量功耗來(lái)提高性能。最終我們將采用專業(yè)化的方法來(lái)同時(shí)優(yōu)化性能和功耗。再來(lái)看看當(dāng)今數(shù)據(jù)中心的CPU，我們會(huì)發(fā)現(xiàn)它更像是一位“管理者”，而非“工作者”，它可以把計(jì)算卸載到FPGA或ASIC等其他部分。即使是在汽車中，我們也能看到非常專業(yè)的芯片，這種芯片需要具有較長(zhǎng)的使用壽命而且無(wú)需消耗太多的功耗。毫無(wú)疑問(wèn)，汽車中肯定不能消耗數(shù)千瓦的功耗，在手機(jī)市場(chǎng)，曾有多種采用CPU或者FPGA的不同廠商的解決方案，僅僅由于封裝、成本和功耗方面的原因，廠商們正在整合包含了所有這些功能的更專業(yè)的產(chǎn)品。雖然每個(gè)市場(chǎng)背后的推動(dòng)因素不盡相同，但從通用硬件轉(zhuǎn)向更專業(yè)、更獨(dú)特的硬件已成為現(xiàn)實(shí)，這對(duì)FPGA構(gòu)成了一定挑戰(zhàn)。因?yàn)槲覀兊臉I(yè)務(wù)基礎(chǔ)是，用戶對(duì)通用產(chǎn)品進(jìn)行重新編程，以實(shí)現(xiàn)各種功能，而現(xiàn)在的專業(yè)化已經(jīng)開(kāi)始對(duì)其有所影響。因此，我們最終在芯片上增加了大量IP，以解決那些高性能的細(xì)分市場(chǎng)需求。而隨著時(shí)間的推移，市場(chǎng)的統(tǒng)一性正在不斷提高。

Kahng：對(duì)于2.5D專業(yè)化，行業(yè)確實(shí)需要關(guān)注NRE的可擴(kuò)展性，比如當(dāng)產(chǎn)品中包含多個(gè)芯片而不是單個(gè)芯片時(shí)，驗(yàn)證和測(cè)試方面就會(huì)有繁重的負(fù)擔(dān)。為了支持這種寒武紀(jì)式的芯片創(chuàng)新大爆發(fā)，需要對(duì)NRE進(jìn)行適當(dāng)程度地?cái)U(kuò)展，這就是行業(yè)近期所面臨的一些挑戰(zhàn)。

Lee：在設(shè)計(jì)和分析中都需要采用層級(jí)方法。比如在分析中，絕對(duì)需要準(zhǔn)確的自下而上模型以及準(zhǔn)確的自上而下模型。例如，如果您正在查看一個(gè)特定的復(fù)制塊，重要的是您應(yīng)該在原位查看這個(gè)塊的內(nèi)部，了解它的系統(tǒng)級(jí)環(huán)境，與它相鄰的塊以及它們的行為。但是這些模型需要有極其復(fù)雜的結(jié)構(gòu)，原因是這個(gè)特定的實(shí)例所發(fā)生的狀況，無(wú)論是功能塊還是多芯片系統(tǒng)中的芯片組，很大程度上取決于它周圍實(shí)際發(fā)生狀況的邏輯行為。這就意味著，我們需要一套具備多物理場(chǎng)感知能力和行為感知能力的復(fù)雜層級(jí)模型。這是我們認(rèn)為很有前景、也備受關(guān)注的一個(gè)領(lǐng)域。

《半導(dǎo)體工程》：我們看到整個(gè)行業(yè)在向左和向右轉(zhuǎn)型的過(guò)程中發(fā)生了一系列的變化，最終突破了傳統(tǒng)的壁壘。現(xiàn)有的工具是否能夠適應(yīng)這些變化，或者我們是否需要在不同的時(shí)期采用不同的工具？

Kahng：我們現(xiàn)在通過(guò)一種比以往更加靈活的方式來(lái)使用這些工具。我們可以看到，流程仿真被嵌入到簽核和許多自動(dòng)調(diào)試工作中，這些都有助于滿足進(jìn)度要求。此外，DTCO、尋徑和機(jī)器學(xué)習(xí)方面已經(jīng)初具雛形，而且預(yù)測(cè)功能有助于縮短保護(hù)間隔。EDA廠商也正在通力合作，從而更緊密地整合傳統(tǒng)的技術(shù)類型，并縮短任何給定迭代的時(shí)延。

Krishnamoorthy：當(dāng)我們提及系統(tǒng)復(fù)雜性這個(gè)詞時(shí)，基本上所有的傳統(tǒng)邊界都需要被重新審視。我們需要探索這些邊界之間的融合，以獲得最佳結(jié)果。在過(guò)去的5年里，由于在性能功耗比或其他關(guān)鍵指標(biāo)方面取得了最大的進(jìn)步，跨傳統(tǒng)邊界的融合得到了快速的發(fā)展，也取得了顯著的優(yōu)異成果。傳感器與分析相結(jié)合所帶來(lái)的真正連續(xù)性就是一個(gè)良好例證，我們已經(jīng)將監(jiān)控器和傳感器以及整個(gè)大數(shù)據(jù)方法融入至芯片分析和設(shè)計(jì)簽核魯棒性分析中。同樣地，我們基本上將多物理場(chǎng)分析與所有的設(shè)計(jì)和簽核技術(shù)結(jié)合使用，從而真正實(shí)現(xiàn)對(duì)實(shí)際問(wèn)題的并行分析以及對(duì)時(shí)序、信號(hào)完整性和功耗的實(shí)際影響，這是我們行業(yè)的下一個(gè)發(fā)展方向。所有邊界都將得到融合，但我并沒(méi)有看到終端用戶從根本上對(duì)工作職能做出調(diào)整，簽核工程師仍然在做簽核方面的工作，而實(shí)施工程師仍然負(fù)責(zé)實(shí)施方面的工作，但他們的工作范圍擴(kuò)大了。過(guò)去，時(shí)序簽核工程師可能會(huì)把工作交接給電源軌工程師，但如今，時(shí)序工程師和電源軌工程師密切合作，共同完成芯片簽核?；蛘哳愃频兀瑐鹘y(tǒng)的前端和后端會(huì)進(jìn)行交接，但如果您想要獲得最佳的性能、功耗和面積（PPA），那么這種傳統(tǒng)模式不再適用于最新的節(jié)點(diǎn)。因此，為了取得更好的成果，各領(lǐng)域的工程師相互之間需要更多地配合和學(xué)習(xí)，不但需要在技術(shù)領(lǐng)域之間進(jìn)行融合，而且需要在客戶的各個(gè)工作職能之間進(jìn)行融合，這樣才能獲得更出色的成果。

Burke：目前我們可以看到一個(gè)有意思的趨勢(shì)，其部分原因在于摩爾定律逐漸放緩，那就是為了同時(shí)獲得功能、容量和規(guī)模，我們正在朝著多硅芯片解決方案發(fā)展，而且這些芯片必須能相互通信。現(xiàn)在我們?cè)谑褂胕nterposer和其他新穎技術(shù)，讓芯片能以更快速度、更低時(shí)延實(shí)現(xiàn)相互通信。過(guò)去我們是在一塊硅芯片里完成這些工作的，現(xiàn)在的系統(tǒng)級(jí)解決方案涉及多種技術(shù)，進(jìn)一步加劇了整個(gè)問(wèn)題的難度。其中一個(gè)影響在于，我們目前所處的狀況是，并非全部硅芯片都采用相同的工藝節(jié)點(diǎn)或來(lái)自同一家芯片制造商，如果要將不同的制造商和節(jié)點(diǎn)結(jié)合在一起，這將使收斂過(guò)程變得異常復(fù)雜。在整個(gè)系統(tǒng)中，工藝角并不能完全匹配。它們包含不同的定義、不同的電壓、不同的規(guī)格。這不僅涉及靜態(tài)時(shí)序分析（STA），還涉及熱、電遷移和IR（EMIR），甚至布局與原理圖（LVS）和設(shè)計(jì)規(guī)則檢查（DRC）也在某種程度上受一定影響，從而導(dǎo)致更復(fù)雜的系統(tǒng)級(jí)問(wèn)題，這對(duì)后端的每個(gè)人都有影響。

Lee：與需要經(jīng)過(guò)封裝和電路板的情況相比，如果把多個(gè)芯片放置在一個(gè)interposer上，信號(hào)的速度（即芯片間的通信速度）將會(huì)更快。其中一個(gè)挑戰(zhàn)在于，在interposer上，或者甚至在配備高速SerDes的芯片中，電磁干擾或串?dāng)_的影響會(huì)越來(lái)越大。因此，電路板設(shè)計(jì)人員一直以來(lái)用于實(shí)現(xiàn)信號(hào)完整性的許多方法，現(xiàn)在也被應(yīng)用到3D-IC設(shè)計(jì)中。

Burke：從系統(tǒng)的角度來(lái)看，把兩個(gè)芯片放置在interposer上，能實(shí)現(xiàn)芯片之間的通信提速。如果從硅芯片的角度來(lái)看，突然把一半的硅芯片放在另一個(gè)單獨(dú)的芯片上，整個(gè)過(guò)程就會(huì)減慢，因?yàn)楸仨毚┻^(guò)其他的元件才能訪問(wèn)那個(gè)芯片。由此可見(jiàn)，通信速度是有所改進(jìn)還是有所下降，主要取決于看待問(wèn)題的角度。無(wú)論怎樣，我們看到芯片設(shè)計(jì)團(tuán)隊(duì)和封裝團(tuán)隊(duì)正在通力協(xié)作，相互融合。但是如果把四個(gè)芯片連接到interposer，從芯片1到芯片4則需要一段時(shí)間，這個(gè)距離很遠(yuǎn)，我們無(wú)法超越物理法則。雖然芯片變大了不少，但它仍然需要花費(fèi)相同的通信時(shí)間。有許多新的技術(shù)可以幫助您縮短芯片之間的物理距離，而且在降低時(shí)延的同時(shí)，提高帶寬并加快通信速度。在這些偏向機(jī)械的物理領(lǐng)域中存在大量的機(jī)遇，封裝解決方案將為我們帶來(lái)大容量芯片，并阻止摩爾定律的放緩。但是它們也有其自身的復(fù)雜性，主要體現(xiàn)在后端簽核上。您如何確保系統(tǒng)能正常地運(yùn)行，并且在安裝硅芯片后也能繼續(xù)正常運(yùn)行？

Kahng：在2D環(huán)境中，系統(tǒng)與技術(shù)之間的交接非常清晰，并且可輕松管理bump規(guī)劃、分區(qū)規(guī)劃、NoC等方面，而我們正在從該環(huán)境轉(zhuǎn)移到多芯片的環(huán)境，后者不僅具有更多的動(dòng)態(tài)交接，而且對(duì)協(xié)同設(shè)計(jì)有著更嚴(yán)苛的要求。有助于高效率、可擴(kuò)展協(xié)同分析的跨系統(tǒng)和技術(shù)邊界抽象層級(jí)仍然尚未實(shí)現(xiàn)。

Krishnamoorthy：面向設(shè)計(jì)人員的整個(gè)3D工作流程非常不連貫。設(shè)計(jì)探索、構(gòu)建、分析和簽核工作并不能在同一個(gè)環(huán)境中完成。您不妨看一下我們?cè)赟oC設(shè)計(jì)中采用芯片級(jí)設(shè)計(jì)所實(shí)現(xiàn)的收益，我們將各個(gè)方面融合到統(tǒng)一環(huán)境中，這樣我們就能在各流程階段顯著加速協(xié)同優(yōu)化。正基于此，3D-IC設(shè)計(jì)足以掀起一場(chǎng)顛覆性的技術(shù)變革，當(dāng)然這還涉及架構(gòu)探索等諸多方面。如果您有一個(gè)單片RTL，您如何判斷應(yīng)該將RTL的哪個(gè)部分放到什么芯片上呢？這不僅涉及到成本方面的考量因素，還涉及到頂級(jí)收斂的考量因素。在我們面前，還有許多十分有趣的問(wèn)題等待解決，但是我們需要采用合適的設(shè)計(jì)環(huán)境來(lái)實(shí)現(xiàn)多芯片設(shè)計(jì)。