自20世紀90年代以來，就已經(jīng)展開了對芯片金屬結(jié)構(gòu)進行電磁（EM）仿真。最初，該分析僅限于單個器件（例如螺旋電感）。隨著計算機執(zhí)行計算的能力日益提升，同時仿真芯片上器件的數(shù)量也隨之增多，這種發(fā)展趨勢在近期迎來頂峰：Ansys宣布HFSS可以在30個小時內(nèi)求解出整個5.5mmx5.5mm 的5G射頻集成電路（RFIC）。

數(shù)十年來，人們一直使用HFSS這一行業(yè)黃金標準精度來求解芯片上結(jié)構(gòu)。但是HFSS是否易于使用，而且僅適合電磁仿真專家使用嗎？它是否可以讓精通版圖和SPICE仿真的芯片設(shè)計專家使用？要求設(shè)計人員同樣也要成為另一款仿真器的專家是否要求過高？設(shè)計周期不斷縮短，芯片設(shè)計人員不能再默默排隊等候?qū)ｉT負責(zé)核心的電磁仿真專家組進行電磁提取。

為了滿足電路設(shè)計人員的需求，Ansys研發(fā)了RaptorH。在Ansys HFSS的支持下，RaptorH將HFSS求解器整合到原有的RaptorX平臺當中，并一并集成到Cadence Virtuoso設(shè)計環(huán)境當中。這意味著芯片設(shè)計人員現(xiàn)在可以在熟悉的Cadence Virtuoso環(huán)境下運行自己的HFSS仿真，無需學(xué)習(xí)新的軟件界面。此外，RaptorH也為仿真芯片上結(jié)構(gòu)提供了諸多優(yōu)勢。

RaptorH與Cadence Virtuoso進行集成

第一個優(yōu)勢在于，RaptorH能夠滿足所有代工廠的標準要求，支持最新至3nm節(jié)點的先進工藝加密技術(shù)文件，及版圖相關(guān)效應(yīng)（LDE）。此優(yōu)勢帶來的影響深遠，用戶不必再為獲得準確的模型去猜測后端金屬化的專有材料屬性和厚度，代工廠也不必再擔心泄漏其知識產(chǎn)權(quán)。此外，在模型生成中會自動實現(xiàn)對金屬的LDE修改，因此用戶無需手動讀取、解讀和修改幾何結(jié)構(gòu)。這意味著用戶能夠準確仿真真正制造出的器件性能。

版圖相關(guān)效應(yīng)（LDE）示意圖

圖左側(cè)的黑色形狀是已繪制的形狀。圖右側(cè)的紅色形狀顯示了這些線的實際制造形狀。RaptorH可讀取技術(shù)文件并自動應(yīng)用LDE，以獲得最精確的模型。

簡化幾何結(jié)構(gòu)也是在RaptorH流程中自動進行的。使用HFSS仿真芯片上結(jié)構(gòu)的舊工作流程包括只為需要仿真的芯片金屬創(chuàng)建簡化的版圖文件。它還包括在大型金屬平面上填充槽和孔，并將過孔簡化為一種能夠快速有效仿真的結(jié)構(gòu)。RaptorH現(xiàn)在可自動為用戶完成這項工作。現(xiàn)在用戶只需選擇要包含的層級單元以及HFSS將自動填充多大的孔，從而顯著節(jié)省建模所需的工程時間。

左側(cè)顯示的完整版圖

自動簡化的版圖如右側(cè)所示。需要注意的是，有源器件沒有被包含在內(nèi)，一些電感器也有意排除在外并未包含在這里。

RaptorH不僅能讀取代工廠的技術(shù)文件并為用戶簡化幾何結(jié)構(gòu)，還可自動導(dǎo)出S參數(shù)模型并創(chuàng)建Spectre網(wǎng)表文件和symbol。這非常便于在電路仿真中使用電磁模型來驗證電路性能。

隨著系統(tǒng)的復(fù)雜性增加，對于芯片設(shè)計人員來說，只對芯片金屬進行建模是不夠的，因為芯片總是放置在某種類型的封裝中。當今的片上系統(tǒng)（SoC）設(shè)計通常放置在球柵陣列（BGA）封裝中，芯片上的金屬與BGA上的金屬電磁耦合。RaptorH有助于設(shè)計人員導(dǎo)入BGA封裝的部件以開展協(xié)同仿真，從而獲得真正的制造性能。這將避免在設(shè)計周期結(jié)束時或產(chǎn)品測試過程中發(fā)生意外。

由于RaptorH使用了Ansys HFSS中的分布式內(nèi)存矩陣（DMM）求解技術(shù)，因此無需將問題的規(guī)模限定在單臺機器的RAM容量范圍內(nèi)，DMM技術(shù)使工程師能夠有效利用現(xiàn)有計算基礎(chǔ)設(shè)施求解最棘手的問題。除了利用DMM求解大型問題之外，RaptorH還可以在使用高性能計算（HPC）許可的每臺機器上運用多個CPU來快速完成仿真。