集成電路如何破局，EDA設計優化是重要手段

2021年10月19日 14:01
瀏覽：2094



EDA是處于集成電路產業鏈最上游的一環，是數字經濟的支點。隨著集成電路工藝技術的更新升級，行業壁壘也越來越高。摩爾定律在半導體行業發展中引導了半個多世紀，但隨著制程節點進入10納米之后，單純依靠提升工藝來壓縮尺寸擴展晶體數量的方法已無法充分滿足發展需求。芯片性能提升將更多需要依靠電路設計及算法優化等技術手段來加強補足，這也促使EDA領域的設計模式亟待突破性攻關。



集成電路如何破局，EDA設計優化是重要手段的圖1
快速設計優化技術

EDA領域的快速設計優化技術主要分為快速設計和設計優化兩條支線。10月19日-20日，安世亞太技術專家將在研討會與大家共同討論相關話題，文末查看參與方式。

點擊視頻，查看精彩內容

快速設計技術 適用于在具備成熟的設計經驗、豐富的設計資源基礎上，通過繼承復用的方式建立新的設計。

設計優化技術 是以仿真評估及優化算法為基礎，對設計模型進行選型及參數調整，實現性能最優化設計。

通過對設計資源的積累、快速設計和設計優化的功能集成、綜合考慮不同設計階段的模型構建和應用方式，即可形成綜合設計仿真應用場景，提供多層級建模和仿真交互應用模式，支撐多階段模型迭代和優化設計過程。

多維度模型封裝
EDA設計對象為電子產品，小到芯片/封裝，大到模塊/系統，首先需滿足電氣性能要求。性能要求的設計和確認通常采用算法求解及設備測試等手段，在設計中期可利用商用EDA工具進行仿真分析。在此基礎上，形成多層級、多維度的模型封裝方法，提供統一標準接口進行集成評估。

集成電路如何破局，EDA設計優化是重要手段的圖2
 圖 1 多層級模型封裝示意

針對不同級別的模型，調用代理模型封裝方法或等效模型封裝方法，形成統一標準接口的仿真模型。由標準模型構建的系統鏈路，可以根據不同的應用場景調用多種求解工具進行仿真計算，完成鏈路的性能評估。

系統原理鏈路建模
系統原理鏈路建模通過構建電子器件、電源器件以及仿真器件等模型器件，形成標準的模型庫，并采用所見即所得的拖拽式建模交互，方便快捷的構建原理圖鏈路。構建完成的原理鏈路模型，將以封裝模型的仿真接口和鏈路仿真調度引擎進行調度和仿真，并解析抽取結果數據，以可視化的方式進行展示。

集成電路如何破局，EDA設計優化是重要手段的圖3
  圖 2 系統原理鏈路建模功能場景

代理模型訓練與優化
代理模型服務于復雜仿真模型，以DOE（實驗設計）為基礎，通過特定因子的抽樣分析，建立完整設計空間的代理模型。代理模型固化了大量設計條件，以克里金算法、神經網絡算法等為基礎，通過對樣本點的分析訓練，生成的輕量化數學模型。以此評估模型性能或進行優化迭代，可在極大程度上提升效率，節約硬件資源。

基于仿真模型或代理模型，均可定義優化的變量、目標、約束關系等量化信息，輔以梯度優化、粒子群優化、改進田口設計優化等智能優化算法，實現自動化迭代探索和設計方案最優化目標。

集成電路如何破局，EDA設計優化是重要手段的圖4
圖 3 仿真模型&代理模型優化對比示意圖

集成電路如何破局，EDA設計優化是重要手段的圖5

應用案例

微波前端快速設計仿真


基于電子產品分層級建模管理，并固化貼合業務的仿真模板模型，開發集成仿真應用平臺，建立系統級仿真評估方法。

分層級模型管理
通過對系統仿真流程模型、仿真原理模型、電子器件模型進行分層級管理，形成具有統一接口、可逐級復用的模型管理方法，將模型的相關信息包括名稱、類型、端口等信息進行管理，并可支持模型庫的擴展。

集成電路如何破局，EDA設計優化是重要手段的圖6
集成電路如何破局，EDA設計優化是重要手段的圖7
圖 4 分層級模型管理功能示意圖

系統鏈路建模評估
基于系統仿真模型搭建，調用仿真優化工具，以預提取的參數作為優化參量，實現原理級的模型優化迭代，獲取最優系統模型。

集成電路如何破局，EDA設計優化是重要手段的圖8
集成電路如何破局，EDA設計優化是重要手段的圖9
圖 5 系統鏈路建模評估功能示意圖

關于EDA領域快速設計優化技術應用案例的詳細說明及更多應用介紹，可以 報名參加免費的安世亞太數字化研發驅動新工業系列研討會活動，報名方式如下：

第1場

數據可視化技術在工業正向設計中的應用研討

會議時間


10月19日·下午14:00-16:00


報名方式


集成電路如何破局，EDA設計優化是重要手段的圖10
—長按識別二維碼，報名在線研討會—


第2場：

EDA領域的快速設計優化技術研討


會議時間


10月20日·下午14:00-16:00


報名方式


集成電路如何破局，EDA設計優化是重要手段的圖11
— 長按識別二維碼，報名在線研討會 —



注意事項

本次會議我們將采用 “騰訊會議“ APP
建議您下載客戶端的方式登錄，小程序方式登錄無法參與提問互動環節。

1、請正確填寫郵箱和手機信息。
2、報名完成后，將在報名頁面看到會議鏈接信息，可以截圖保留下來。
3、會議開始前，您的 郵箱和手機還將收到參與提醒與會議鏈接 ，請于研討會開始前通過鏈接進入。若未收到郵件和短信，且找不到會議入口，可以電話 010-52167780  咨詢。
4、互動方式：



集成電路如何破局，EDA設計優化是重要手段的圖12

系列研討會報名地址

集成電路如何破局，EDA設計優化是重要手段的圖13

集成電路如何破局，EDA設計優化是重要手段的圖14
安世亞太視頻號
   視頻 推薦：2021安世亞太數字化研發驅動新工業系列研討會
以上視頻源自視頻號
掃二維碼關注，精彩不錯過

集成電路如何破局，EDA設計優化是重要手段的圖15
集成電路如何破局，EDA設計優化是重要手段的圖16
集成電路如何破局，EDA設計優化是重要手段的圖17

以下內容為付費內容，請購買后觀看

快速設計優化技術 EDA領域的快速設計優化技術主要分為快速設計和設計優化兩條支線。 設計優化技術是以仿真評估及優化算法為基礎，對設計模型進行選型及參數調整，實現性能最優化設計。

App下載
技術鄰APP
工程師必備
  • 項目客服
  • 培訓客服
  • 平臺客服

TOP