“我們從未料到在HFSS中能夠簽核如此大型的封裝設計”


——電磁分析的黃金標準


本文原刊登于semiwiki.com:《The Gold Standard for Electromagnetic Analysis》

作者:Daniel Nenni

編輯整理:褚正浩(Ansys中國高級應用工程師)

 

寫在前面


完整的芯片-封裝-系統(CPS)流程對于開發先進的半導體設備至關重要。Ansys 半導體和電子系統設計仿真解決方案,憑借其經驗證的行業經驗,為設計者提供了完整的芯片封裝系統協同仿真方案,以確保電源完整性,信號完整性。本文將展示HFSS歷經多年的改進及革新何以成為全球公認的電磁分析領域的黃金標準。


Ansys HFSS多年來一直是全球公認的電磁分析黃金標準軟件。隨著芯片設計量日趨龐大、涉及日趨復雜,許多用戶表示他們對HFSS的黃金標準精度感到非常滿意,但希望能加快運行速度。令人欣慰的是,多年來Ansys已將眾多功能融入HFSS,顯著縮短了總體仿真時間。


 

“我們從未料到在HFSS中能夠簽核如此大型的封裝設計”的圖1

采用HFSS分析多層板的示例

 

從1997年交付的矩陣多核處理功能,到2005年的并行掃頻,再到2016年的分布式內存矩陣求解器以及2020年的GPU加速,HFSS在過去20多年里一直在不斷提高仿真的速度和容量。除了改進算法和提高集群計算的利用率,Ansys還簡化了HFSS仿真設置的流程。從Layout導入模型自動定義了仿真的激勵和邊界區域。


通過自動求解設置,用戶只需定義感興趣的頻率范圍,然后可以用滑塊來選擇速度、平衡或精度。用戶可以選擇“速度”進行迭代和設計探索,或選擇“精度”進行驗證和驗收。從這里開始,Auto HPC負責以最佳方式使用總CPU核心數或總機器數,包括求解器的運行。此外,HFSS還可自動將自適應解分布到所有節點上,然后利用相同的計算資源并行頻率掃描。


但是,一些客戶在使用HFSS求解問題的時遇到了困難。例如,一位設計112 Gbps SERDES SoC封裝的用戶一直在縮減設計,以求解四分之一的封裝。他們多年來習慣對電磁求解采用切割的方法,以此提高效率,但是現在這其實已沒有必要。利用更新后的HFSS求解器,他們嘗試為同樣的切割結構建模,發現HFSS 2020版本僅利用四分之一的核心數,就能將求解問題的時間減半。在求解時間縮短到僅一個小時后,他們決定在HFSS中為整個封裝建模。令他們驚訝的是,求解具有184個端口、最高頻率達50GHz的完整封裝,只用了18個小時。


硅谷一家專業從事高速網絡和通信業務的定制ASIC公司的封裝設計主管稱:“我們從未預料到在HFSS中能夠簽核這樣一個大型封裝設計。我們曾經嘗試過在另一款近期發布的FEM求解器中求解這個大型結構,但一直沒能完成分析。”


多年來,Ansys HFSS的不斷更新,正在從規模和仿真時間兩個方面重新定義全波電磁簽核在當今芯片、封裝和PCB設計挑戰中的可能性。

 

關于Ansys CPS 解決方案

Ansys CPS(Chip+Package+System)多物理場仿真方案,包含了Redhawk/HFSS等業界黃金工具,基于CPM/CSM/CTM等獨有的芯片模型,通過協同仿真考察芯片與PKG/PCB之間的耦合影響,通過電、熱、結構之間的多物理場耦合仿真使得仿真精度更高,幫助設計者優化從芯片至系統的SIPI/熱/結構可靠性等設計指標,此流程已經支持多家客戶在先進工藝節點和大規模的2.5D/3D IC設計上成功流片。

登錄后免費查看全文
立即登錄
App下載
技術鄰APP
工程師必備
  • 項目客服
  • 培訓客服
  • 平臺客服

TOP