DNP/鎧俠/佳能聯手開發(fā)納米壓印光刻技術！耗電量僅為EUV工藝1/10

CINNO

2021年7月30日 05:20

DNP/鎧俠/佳能聯手開發(fā)納米壓印光刻技術！耗電量僅為EUV工藝1/10的圖2

DNP/鎧俠/佳能聯手開發(fā)納米壓印光刻技術！耗電量僅為EUV工藝1/10的圖3

CINNO Research產業(yè)資訊，大日本印刷與鎧俠控股（KIOXIA原東芝存儲器控股）和佳能合作，共同研發(fā)了「納米壓印光刻技術（NIL）」用于半導體制造，與使用極紫外光刻（EUV）相比，功耗僅為十分之一。盡管NIL在實現量產之前還存在諸多課題，但它已經能夠形成最先進的電路線寬度。在產業(yè)界去碳化發(fā)展趨勢不斷增強的背景下，三家公司的方針旨在通過減少電力消耗而實現與其它公司差異化的同時，努力促進該技術邁向實用化。

DNP/鎧俠/佳能聯手開發(fā)納米壓印光刻技術！耗電量僅為EUV工藝1/10的圖4

DNP/鎧俠/佳能聯手開發(fā)納米壓印光刻技術！耗電量僅為EUV工藝1/10的圖5

NIL技術通過將芯片壓印在晶圓上而形成精細的電路圖案。據大日本印刷稱，在技術研發(fā)中NIL已經可以處理高達5nm的電路線寬。雖然在實際大規(guī)模生產之前還有如電路缺陷等許多問題需要解決，但三家公司的最終目標是確立大規(guī)模生產技術。

DNP/鎧俠/佳能聯手開發(fā)納米壓印光刻技術！耗電量僅為EUV工藝1/10的圖6

NIL的制造工藝簡潔，不存在EUV那種消耗大量電力的問題。大日本印刷在2021年春季根據設備的規(guī)格值進行了一次內部模擬。通過模擬測試發(fā)現，在形成電路過程中每個晶圓的功耗僅為使用EUV光刻的十分之一左右。

DNP/鎧俠/佳能聯手開發(fā)納米壓印光刻技術！耗電量僅為EUV工藝1/10的圖7

在力求工業(yè)生產過程中削減溫室氣體排放的大趨勢下，為實現碳中和社會，預計半導體制造業(yè)對NIL的需求將會增加。三家公司將吸引那些致力于減少制造過程功耗的半導體制造商和用戶。

目前，鎧俠公司主力產品的NAND閃存技術研發(fā)是主流的堆疊式（3D），而微縮化的進展并沒有達到邏輯半導體的水平。用于輸入輸出數據的外圍電路的微縮化是NAND的一個中長期課題。鎧俠已確立了15nm的大規(guī)模生產技術。為進一步實現EUV光刻和NIL的微縮化發(fā)展，鎧俠始終走在研發(fā)創(chuàng)新的路上。

- END -

推薦閱讀

點擊圖片即可閱讀全

DNP/鎧俠/佳能聯手開發(fā)納米壓印光刻技術！耗電量僅為EUV工藝1/10的圖8

DNP/鎧俠/佳能聯手開發(fā)納米壓印光刻技術！耗電量僅為EUV工藝1/10的圖9

DNP/鎧俠/佳能聯手開發(fā)納米壓印光刻技術！耗電量僅為EUV工藝1/10的圖10

DNP/鎧俠/佳能聯手開發(fā)納米壓印光刻技術！耗電量僅為EUV工藝1/10的圖11

DNP/鎧俠/佳能聯手開發(fā)納米壓印光刻技術！耗電量僅為EUV工藝1/10的圖12

DNP/鎧俠/佳能聯手開發(fā)納米壓印光刻技術！耗電量僅為EUV工藝1/10的圖13

DNP/鎧俠/佳能聯手開發(fā)納米壓印光刻技術！耗電量僅為EUV工藝1/10的圖14

DNP/鎧俠/佳能聯手開發(fā)納米壓印光刻技術！耗電量僅為EUV工藝1/10的圖15

更多商務合作，歡迎與小編聯絡！

掃碼請備注：姓名+公司+職位

DNP/鎧俠/佳能聯手開發(fā)納米壓印光刻技術！耗電量僅為EUV工藝1/10的圖16

我是CINNO最強小編, 恭候您多時啦！

CINNO于2012年底創(chuàng)立于上海，是致力于推動國內電子信息與科技產業(yè)發(fā)展的國內獨立第三方專業(yè)產業(yè)咨詢服務平臺。公司創(chuàng)辦九年來，始終圍繞泛半導體產業(yè)鏈，在多維度為企業(yè)、政府、投資者提供權威而專業(yè)的咨詢服務，包括但不限于產業(yè)資訊、市場咨詢、盡職調查、項目可研、管理咨詢、投融資等方面，覆蓋企業(yè)成長周期各階段核心利益訴求點，在顯示、半導體、消費電子、智能制造及關鍵零組件等細分領域，積累了數百家大陸、臺灣、日本、韓國、歐美等高科技核心優(yōu)質企業(yè)客戶。

登錄后免費查看全文

立即登錄