德州儀器TI自動駕駛平臺方案介紹 TI芯片是老牌的汽車芯片,同NXP、瑞薩是傳統座艙芯片的三大龍頭芯片廠家。TI在處理器上實際上是走得兩條產品線,Jacinto和TDA系列。 Jacinto系列將數字處理器的重點放在了汽車等應用上,主要是車載信息娛樂系統。 但是從Jacinto6中,我們看到車載信息娛樂與ADAS功能的結合,這款芯片包括了雙ARMCortex-A15內核、兩個ARM M4內核、兩個C66x浮點DSP、多個3D/2D圖形處理器GPU(Imagination),并且還內置了兩個EVE加速器。無論是在處理娛樂影音方面,還是車載攝像頭的輔助駕駛,可利用汽車內部和外部的攝像頭來呈現如物體和行人檢測、增強的現實導航和駕駛員身份識別等多種功能。 TDA系列一直是側重于ADAS功能,可以看到TDA系列兼容性很強,硬件TDA2xV系列是可以做環視、后視等圖像處理。 TDA3x系列可支持車道線輔助、自適應巡航控制、交通標志識別、行人與物體檢測、前方防碰撞預警和倒車防碰撞預警等多種ADAS算法。這些算法對于前置攝像頭、全車環視、融合、雷達與智能后置攝像頭等眾多ADAS應用的有效使用至關重要。整體TDA系列的硬件和軟件都是可以向下兼容的,只是算力和應用方面的區別,這樣移植起來非常方便。自動駕駛 Jacinto 7 系列架構芯片 Jacinto 7系列架構芯片含兩款汽車級芯片:TDA4VM 處理器和 DRA829V 處理器,前者應用于 ADAS,后者應用于網關系統,以及加速數據密集型任務的專用加速器,如計算機視覺和深度學習。此外,這兩款處理器包含支持功能安全的微控制器(MCU),使得汽車廠商(OEM)和一級供應商能夠用單芯片同時支持 ASIL-D 高安全要求的任務和功能。 很多人在看到Jacinto 7 平臺發布的時候,基本上就宣布TI放棄了座艙域控制芯片的道路,往ADAS和網關方面轉型了,所以很多車廠基本上就放棄TI的Jacinto 6的選型,因為TI后續基本上不做座艙域控制芯片了。 DRA829V 處理器簡單介紹: 傳統汽車在網關部分采用的都是 CAN、LIN 等低速接口,對電控單元的升級不同,現在的汽車發展到了域的結構,包括動力域、ADAS 域等,都需要高速的總線接口。 隨著汽車實現聯網,需要多個計算資源管理更多的數據,需要 PCIe 和 ENET 滿足高帶寬 ECU 內和 ECU 間通信,而且在達到基本功能的同時要求高等級的功能安全,需要支持網絡安全 eHSM。DRA829V 處理器是業界第一款集成了片上 PCIe 交換機的處理器,同時,它還集成了支持 8 端口千兆支持 TSN 的以太網交換機,進而能夠實現更快的高性能計算和整車通信。 從上圖可以看出,在 DRA829V 進行了高度集成,將傳統的安全 MCU、eHSM、以太網交換機集成到一顆芯片中,降低了系統設計的復雜度。同時,注重了隔離性,功能等級從高到低混合起來性能依然穩定。 DRA829V SoC 通過提供計算資源、在車輛計算平臺中高效移動數據以及在整個車輛網絡中進行通信,解決了新型車輛計算架構帶來的難題,可以看到DRA829V 主要是處理數據交互和安全的問題。很多人都把這款芯片和 NXP發布的S32G混淆了,雖然兩個芯片都是用作網關,但是主要的出發點是不同的。 NXP的S32G是作為一個成熟的網絡處理器設計的,處理各控制器的OTA升級、數據網關的交互,安全信息的傳輸等任務,其實沒有看到PCIE接口的速信號的轉發。 而DRA829V 更多是車內高速信號的集聯和轉發,同時也網關控制的功能,網關控制并不是主節點,僅僅是附屬功能。 TDA4VM自動駕駛芯片 由于使用該芯片的車型還沒有曝光,先來看看這顆芯片的規格參數。 1Processor cores:? C7x floating point, vector DSP, up to 1.0 GHz, 80 GFLOPS, 256 GOPS? Deep-learning matrix multiply accelerator (MMA), up to 8 TOPS (8b) at 1.0 GHz? Vision Processing Accelerators (VPAC) with Image Signal Processor (ISP) and multiple vision assist accelerators? Depth and Motion Processing Accelerators (DMPAC)? Dual 64-bit Arm? Cortex?-A72 microprocessor subsystem at up to 1.8 GHz, 22K DMIPS– 1MB shared L2 cache per dual-core Cortex?-A72 cluster– 32KB L1 DCache and 48KB L1 ICache per Cortex?-A72 core? Six Arm? Cortex?-R5F MCUs at up to 1.0 GHz, 12K DMIPS– 64K L2 RAM per core memory– Two Arm? Cortex?-R5F MCUs in isolated MCU subsystem– Four Arm? Cortex?-R5F MCUs in general compute partition? Two C66x floating point DSP, up to 1.35 GHz, 40 GFLOPS, 160 GOPS? 3D GPU PowerVR? Rogue 8XE GE8430, up to 750 MHz, 96 GFLOPS, 6 Gpix/sec?Custom-designed interconnect fabric supporting near max processing entitlementMemory subsystem:? Up to 8MB of on-chip L3 RAM with ECC and coherency– ECC error protection– Shared coherent cache– Supports internal DMA engine? External Memory Interface (EMIF) module with ECC– Supports LPDDR4 memory types– Supports speeds up to 3733 MT/s– 32-bit data bus with inline ECC up to 14.9GB/s? General-Purpose Memory Controller (GPMC)? 512KB on-chip SRAM in MAIN domain, protected by ECCSafety: targeted to meet ASIL-D for MCU island and ASIL-B for main processor? Integrated MCU island subsystem of Dual Arm? Cortex?-R5F cores with floating point coprocessor and optional lockstep operation, targeted to meet ASIL-D safety requirements/certification– 512B Scratchpad RAM memory– Up to 1MB on-chip RAM with ECC dedicated for R5F– Integrated Cortex?-R5F MCU island isolated on separate voltage and clock domains– Dedicated memory and interfaces capable of being isolated from the larger SoC?The TDA4VM main processor is targeted to meet ASIL-B safety requirements/certification– Widespread ECC protection of on-chip memory and interconnect– Built-in self-test (BIST) an 正常情況下看規格書都是英文,這里簡單對于高性能參數方面再闡述一下。 TDA4VM處理器核采用C7x浮點,矢量DSP,高達1.0 GHz, 80 GFLOPS, 256 GOPS;深度學習矩陣乘法加速器(MMA),1.0GHz高達8 TOPS (8b);視覺處理加速器(VPAC)和圖像信號處理器(ISP)和多個視角輔助加速器;深度和運動處理加速器(DMPAC);具有兩個64位 Arm? Cortex?-A72微處理器子系統,工作頻率高達1.8GHz,22K DMIPS;每個Cortex?-A72核集成了32KB L1 DCache和48KB L1 ICache,有六個Arm? Cortex?-R5F MCU,工作頻率高達1.0GHz,12 K DMIPS;每個核存儲器為64K L2 RAM,隔離MCU子系統有兩個Arm? Cortex?-R5F MCU,通用計算部分有四個Arm? Cortex?-R5F MCU,兩個C66x浮點DSP,工作頻率高達1.35 GHz, 40 GFLOPS, 160 GOPS; TDA4VM處理器僅使用5到20W的功率執行高性能ADAS運算,無需主動冷卻。 高性能內核概述: “C7x”下一代DSP 將TI 行業領先的DSP 和EVE 內核整合到單個性能更高的內核中并增加了浮點矢量計算功能,從而實現了對舊代碼的向后兼容性,同時簡化了軟件編程。在典型汽車最壞情況結溫125°C 下運行時,新型“MMA”深度學習加速器可在業界最低功率包絡內實現高達8TOPS 的性能。專用的ADAS/AV 硬件加速器可提供視覺預處理以及距離和運動處理,而不會影響系統性能。 TI公司的TDA4VM處理器系列是基于Jacinto? 7架構,目標用在駕駛輔助系統(ADAS)和無人駕駛汽車(AV).TDA4VM處理器具有強大的片上數據分析的能力,并與視覺預處理加速器相結合,從而使得系統性能更高效。汽車廠商和一級供應商可用來開發前置攝像頭應用,使用高分辨率的800萬像素攝像頭,幫助車輛看得更遠并且可以加入更多駕駛輔助增強功能。此外,TDA4VM處理器能夠同時操作4到6個300萬像素的攝像頭,同時還可以將雷達、激光雷達和超聲波等其他多種感知處理融合在一個芯片上。這種多級處理能力使得TDA4VM能夠勝任ADAS的中心化處理單元,進而實現自動泊車應用中的關鍵功能(如環繞視圖和圖像渲染顯示),同時增強車輛感知能力,實現360度的識別感知。 從整個芯片性能和功能來看,結合無人駕駛系統架構,其實TI的ADAS芯片和瑞聲的V3H基本上十分類似,都是做圖像或者雷達的數據融合處理,而且都是以低功耗為主,算法需要十分強大,這樣提高芯片的處理能力,把處理完的信號再給到控制芯片。 TDA4M 優勢: 以更低的功耗提高車輛感知能力通過接入攝像頭、雷達和激光雷達數據,ADAS技術幫助汽車看到并適應周圍的世界。大量信息涌入汽車意味著處理器或片上系統需要快速有效地實時管理多級數據處理,并且需要滿足系統的功耗要求。TI的新處理器僅使用5到20W的功率執行高性能ADAS運算,無需主動冷卻。 TDA4VM 以業界領先的功耗/性能比為傳統和深度學習算法提供高性能計算,并具有很高的系統集成度,從而使支持集中式ECU 或獨立傳感器中多種傳感器模式的高級汽車平臺實現可擴展性和更低的成本。關鍵內核包括具有標量和矢量內核的下一代DSP、專用深度學習和傳統算法加速器、用于通用計算的最新Arm 和GPU 處理器、集成式下一代成像子系統(ISP)、視頻編解碼器、以太網集線器以及隔離式MCU 島。所有這些都由汽車級安全硬件加速器提供保護。