在為任一高功率或高電壓系統設計印刷電路板 (PCB) 布局時，柵極驅動電路特別容易受到寄生阻抗和信號的影響。對于碳化硅 (SiC) 柵極驅動，更需認真關注細節，因為其電壓和電流的轉換速率通常比硅快得多。遵循指定 PCB 設計指南，可以幫助減少這些常見隱患并消除實驗室或現場故障。
SiC 功率電子器件的主要優點是開關頻率高、導通損耗低、效率更高且熱管理系統更簡單。與硅基轉換器相比，由于 SiC 功率系統具有這些優勢，因此能夠在要求高功率密度的應用（如太陽能逆變器、儲能系統 (ESS)、不間斷電源 (UPS) 和電動汽車）中優化性能。但是，由于高電壓轉換速率 (dv/dt) 和電流轉換速率 (di/dt) 是 SiC 功率器件的固有特性，使其與硅基電路相比，這些電路對串擾、誤導通、寄生諧振和電磁干擾 (EMI) 更為敏感。(圖 1)。
圖 1. 高電壓和電流轉換速率所產生影響的概要
將功率 MOSFET 并聯時，設計人員必須更密切地注意如何最大限度降低這些影響，因為器件之間的電流分配不均會影響性能。例如，在開關瞬變過程中，在并聯中增加一個器件會使 di/dt 倍增，從而可能導致更大的電壓過沖。此外，任何寄生電感都可能產生與反饋機制耦合的諧振，從而只會使電流不平衡的情況變得更糟。在這種情況下，PCB 設計人員必須特別注意要降低寄生電感。
首先，SiC MOSFET 具有理想的固有低寄生電容（CGD、CDS、CGS）。這種特性支持高開關頻率，因此有助于實現高功率密度設計。但是，與這種好處如影隨形的是，在布局中不可避免地容易受到寄生電感諧振影響的情況。寄生電感本身可存在于應用電路的柵極回路 (LGS) 和功率回路 (LDS) 以及共源極電感 (LCS) 之中。如之前所述，導致這些電感的因素包括走線長度很長，以及器件引線之間的電感。
柵極回路電感會增加柵極電壓的振鈴，這反過來又會增加導通延遲，并且在某些情況下，會導致 MOSFET 的漏極-源極電壓發生振蕩振鈴。通常，應最大限度地減小柵極回路電感以避免 MOSFET 的誤工作，但這種寄生電感的影響是三種主要寄生電感中最小的。
整個器件的過沖電壓通常由功率回路電感（有時也稱為開關回路電感）造成，而這會產生高開關損耗。共源極電感會在開關瞬變過程中產生對柵極驅動的電壓反饋，抵消柵極電壓的變化并減慢漏極電流，從而顯著增加導通和關斷時的開關損耗。[1] 此外，并聯器件之間微小的寄生 LCS 不匹配情況也會在開關瞬變過程中造成電流不平衡，從而放大負柵電壓反饋的影響。
設計 PCB 時，不可能完全消除所有寄生電感和電容。但是，一些常用技術可以幫助最大限度地減小這些電感和電容。
典型情況下，在單層 PCB 上布線的功率回路通常被稱為“橫向功率回路”。而第一個內層用作“屏蔽層”，以減少功率回路中高開關頻率所產生的磁場的影響（圖 2）。功率回路中的脈沖電流在屏蔽層內催生出電流和磁場，從而抵消功率回路中的電流和磁場。最終，由于有效地減小了功率回路和柵極驅動回路內包含的面積，這將降低寄生電感。
任一柵極回路電感都會與輸入電容產生諧振，并產生柵極-源極電壓振蕩，從而導致漏極-源極電壓振鈴。將柵極驅動放置在緊鄰 SiC MOSFET 的位置，以最小的走線長度將柵極回路電感降至最低。此外，這種做法還有助于使各并聯 MOSFET 設計之間的共源極電感保持恒定。
最大程度地縮短高頻率柵極回路和功率回路的周長，以減少電壓過沖和可能由該過沖引起的任何 EMI，是十分關鍵的。這對于并聯器件尤其重要，因為寄生電感本來就更高。如圖 2 所示，用于并聯 MOSFET 的對稱柵極驅動路徑可實現更均勻的電流分布。
圖 2. 通過消除電流回路中的磁場并進行對稱走線布局，以降低寄生電感的影響
與硅基電路相同，通過在柵極和源極之間放置去耦電容器，可以最大限度地減少由瞬態信號引起的柵極電壓尖峰。該電容為柵極驅動電流提供一個低阻抗路徑，從而減小 VGS 的升幅。但這會減慢柵極驅動信號，從而增加開關損耗。因此，應調整 CGS 的值以平衡損耗和瞬態抗擾度。
可以通過增加 RC 緩沖器或鐵氧體磁珠等組件來實現有效的 EMI 抑制。沿（漏極和源極之間的）DC 總線連接的 RC 緩沖器將吸收漏極處的寄生振鈴或電壓過沖。在高頻率下，與柵極串聯放置的高電阻、低電感鐵氧體磁珠，可有效抑制柵極處的寄生諧振。此寄生振蕩由漏極-源極電壓瞬變引起，該瞬變在柵極電路上生成電壓，有可能會在柵極引腳處的電容和寄生電感（LC 諧振腔）之間引起諧振。鐵氧體磁珠可抑制這種振蕩，而不會對開關性能產生負面影響。
SiC 基功率電子器件的布局方法在許多方面類似于硅基電路。在這些布局操作中要格外小心，才能最終解決快速開關功率器件的各類問題挑戰，使得設計人員能夠在其功率應用中充分利用 SiC 的所有優點。
[1]. Z. Chen, D. Boroyevich and R. Burgos, "Experimental parametric study of the parasitic inductance influence on MOSFET switching characteristics," The 2010 International Power Electronics Conference - ECCE ASIA -, Sapporo, 2010, pp. 164-169, doi: 10.1109/IPEC.2010.5543851.
| 來源：Cree | Wolfspeed，作者：Dave Skinner & Yuequan Hu
免責聲明：本文系網絡轉載，版權歸原作者所有。文章內容系作者個人觀點，本平臺轉載僅供學習交流，如果有任何異議，歡迎聯系國際第三代半導體眾聯空間。
現在申請入孵
可享受價值萬元的年度專業服務
還可以享受星級孵化服務
還有更多入孵福利！
創業需要一個好平臺，選擇一個最合適的，國際第三代半導體眾聯空間期待您的加入！
請戳右下角，給我一點好看！
