最近，英國華威大學公布了一項新的碳化硅技術突破——他們采用超結SiC SBD，實現了2045V擊穿電壓，同時導通電阻僅為0.73mΩcm2，打破了日本的最低導通電阻紀錄。

同時，華威大學還發明了新的制造技術，解決了超結SiC的制造難題（瀚天天成也有類似突破），未來將幫助碳化硅加速替代硅基IGBT等功率器件。

插播：加入第三代半導體大佬群，請加微信：hangjiashuo666。

高壓碳化硅難題：

導通損耗太高，超結遭遇2瓶頸

由于臨界電場比硅高10倍，與傳統硅器件相比，采用SiC功率器件的開關損耗更低，目前市面上已經有很多SiC MOSFET（工作范圍600-1700 V），可以替代硅基MOSFET（10- 500V）和超結功率MOSFET（500-900V）。

現在已經有一些供應商已發布了3.3 kV的SiC MOSFET，SiC MOSFET最終可能達到 10 kV，但目前還很難替代IGBT（1200V-6.6 kV）。

這是因為隨著擊穿電壓（V_BD）不斷增加，碳化硅的導通電阻（R_ON,SP）也會大幅增加。盡管單極型SiC器件的開關損耗較低，但最終的導通狀態損耗卻與雙極硅器件（IGBT）一樣高。

所以，SiC器件要實現更高電壓，就必須利用超越單極限制的技術，來降低導通電阻。降低電阻可以使用雙極器件結構，例如IGBT，但缺點是開關損耗非常高。

為了將SiC功率器件擴展到3.3 kV以上，必須采用超結器件結構，這可以在降低電阻的同時，不增加太多開關損耗。

不過，據瀚天天成介紹，超結結構是高壓碳化硅器件的重要發展方向之一，但是通常會遭遇2個瓶頸問題。一方面，碳化硅超結外延的次數要比傳統的硅基超結急劇增加，成本會急劇增加。另一方面，深槽刻蝕會導致碳化硅的外延生長難度劇增，難以形成均質外延結構。（.點這里.）

英國華威大學認為，由于外延生長和離子注入等傳統制造技術并不成熟，在SiC中，只能植入約1um，整個制造方法既昂貴又復雜，為此，碳化硅行業需要新的制造技術。

新技術：

擊穿電壓超2000V

降低超結器件制造難度

最近，英國華威大學和劍橋微電子公司發表了一篇論文，他們開發了一款1700V的SiC SBD，實現了2 kV以上的擊穿電壓，而且導通損耗也實現了很好的平衡。

華威大學發現，引入大于0°的側壁角度，可以實現更寬的注入窗口，從而更有可能成功制造超結碳化硅器件。尤其是溝槽側壁角為10°時，引入了1μm表面區域，并增加5.0 × 10¹⁶ cm^-3的摻雜，注入窗口提高了20%，擊穿電壓高達2045V，導通電阻低至0.73mΩ·cm²。

2018年日本產綜所開發了全球最低導通電阻的SiC超結MOSFET——擊穿電壓1400V，導通電阻0.7 mΩcm²。相比之下，華威大學的超結SiC在更高的擊穿電壓情況下，實現了類似的導通電阻，可以說打破了日本的記錄。

與此同時，這種方法克服了傳統超結碳化硅器件結構的一些復雜制造挑戰，從而確保了這種器件未來的可實際生產，有望使SiC功率器件參與到新的和更高電壓的應用領域。

根據華威大學的論文，研究人員是采用側壁注入的方式，制作了SiC超結肖特基二極管，其中有幾個關鍵步驟。

第一步，研究人員使用4H-SiC作為襯底材料，襯底厚度為100μm。

第二步，在襯底上定義9μm厚度的漂移區，以實現大于2 kV的擊穿電壓。漂移區或外延區是使用外延工藝開發的。

第三步，在結構中開發一個微小的溝槽，半單元臺面寬度（half-cell mesa-width）在溝槽中點進行測量，并在整個研究過程中固定為2.1μm。

第三步，使用離子注入工藝來激活器件。通過溝槽側壁注入來創建P型柱，沿著溝槽側壁以200nm的注入深度，傾斜注入就可形成P型柱。它可以理解為一個盒形植入輪廓，使用了鋁離子。

第四步，溝槽通過ICP-RIE蝕刻形成，并在重新填充密封電介質之前進行鈍化。在溝槽側壁上使用第一層 SiO₂生長以形成高質量的界面。然后再使用聚酰亞胺填充溝槽。

第五步，在器件的頂部和底部形成金屬觸點。器件間距固定為4.2μm，以確保器件具有足夠大的電流密度。

相關閱讀：

參編單位集結號！2021第三代半導體白皮書調研啟動

78萬片/年！英諾賽科8寸氮化鎵線量產，還宣布2件大事

近3.8億補貼！GaN和SiC快來申請

3.3MV/cm，刷新世界紀錄！超低成本GaN基器件面世