不良的電源分配網絡（PDN）設計會使信號眼圖縮小或導致嚴重的電磁干擾。本次研討會中我們會嘗試對 Die 到穩壓模塊的完整PDN 進行建模，并對芯片電源域進行瞬態紋波仿真。同時我們會討論時域和頻域仿真對于PDN噪聲分析的適用范圍，并闡述PDN 設計與優化的實用方法。

電源分配網絡（PDN）包括從穩壓模塊（VRM）到片上電路的所有電源間的互連。不良的設計會使信號眼圖縮小或導致嚴重的電磁干擾。由于封裝電感的限制，傳統方式下我們一般僅分析 PCB 上的PDN 在 1Mhz 到100Mhz 的阻抗是否滿足目標阻抗的要求。但由于對于最大瞬態電流的經驗值估計，這種方式通常會存在固有的 “不確定性”，那么我們是否有其他仿真或設計的方法呢？利用瞬態仿真模擬紋波似乎是一個可行的方法，但同樣地，由于有源模型中的瞬態電流極大程度取決于實際運行軟件的微碼，這種方法也存在其固有的限制。

本次研討會中我們會進一步討論頻域仿真和時域仿真間的關聯和特點，并嘗試對 Die 到穩壓模塊的完整PDN 進行建模：

• 我們會介紹如何通過頻域和時域響應的方式擬合 VRM 模塊的等效模型

• 演示板級PDN 的通道的建模方式

• 討論去耦電容的寄生電感效應和DC偏置效應

• 介紹 Chip Power Model 的結構

并實現使用以上模型對芯片電源域進行瞬態紋波仿真。

最后我們將會介紹PDN 去耦電容優化的實用方法，并演示HyperLynx PND Optimizer 的操作方式。

通過時域和頻域的仿真和對PDN優化方式的探索，Siemens EDA 希望可以為客戶提供一個 “對于如何有效抑制PDN噪聲” 更加完整的視圖，讓針對電源完整性的設計和驗證更加高效可靠，屆時歡迎大家的到來。