Ansys新的工作流程將建模時間從數(shù)小時縮短至幾分鐘，仿真運行速度提高2-3倍，并加快面向ASIC的GUC裸片到裸片解決方案的集成

創(chuàng)意電子股份有限公司（GUC）采用Ansys研發(fā)的突破性仿真工作流程加快先進IC設計。該工作流程能夠改進CoWoS芯片、集成扇出（InFO）和interposer 設計的創(chuàng)新方案，包括GUC新發(fā)布的、經(jīng)過芯片驗證的GUC多裸片互聯(lián)（GLink）接口。GLink接口對于研發(fā)前沿AI、HPC和數(shù)據(jù)中心網(wǎng)絡應用至關重要。

為了保持市場領先地位，GUC工程師必須以前所未有的速度開發(fā)、仿真和優(yōu)化先進IC，實現(xiàn)首次設計成功以及最佳器件性能。但是，仿真流程仍面臨重大挑戰(zhàn)，尤其是在CoWoS、InFO設計操作和設備網(wǎng)格劃分等復雜領域。

GUC為客戶的高級ASICS應用提供業(yè)界領先的DIE-TO-DIE INTERCONNECT解決方案

Ansys HFSS 3D Layout的工作流程通過整合包含ECADXplorer在內的多種創(chuàng)新工具，使GUC工程師能夠加快仿真速度并求解極為復雜的幾何結構。ECADXplorer是一種功能強大的全新GDS編輯平臺，能夠簡化設計操作，加快仿真速度。通過將前沿網(wǎng)格劃分技術與Ansys行業(yè)領先的3D HFSS求解器相結合，該工作流程可將仿真設置時間從數(shù)小時減少到幾分鐘。這有助于GUC的先進IC設計師以最高精度有效提取其設備的S參數(shù)模型，此外，該工作流程還推動了GLink等變革技術的研發(fā)。GLink功耗比其他方案低6-10倍，并且占用的芯片面積小了2倍。

GUC首席技術官Igor Elkanovich表示：“高級IC封裝設計非常復雜，因為需要在縮小尺寸的同時不斷提高功能性并降低功耗。我們的AI、HPC和網(wǎng)絡客戶廣泛采用GLink的勢頭，支持了我們構建豐富IP產(chǎn)品組合并深化我們高級封裝設計專業(yè)技術的承諾。HFSS 3D Layout可幫助我們工程團隊降低高級IC設計復雜性，集成異構芯片，并提高多芯片性能，以確保客戶更快獲得新的AI、HPC和數(shù)據(jù)中心網(wǎng)絡產(chǎn)品。”

Ansys高級副總裁Shane Emswiler指出：“通過這個改進的工作流程，Ansys能夠通過大幅簡化設計流程提高了GUC高級IC設計師的效率。借助HFSS 3D Layout，GUC工程師可以迅速開發(fā)全參數(shù)化模型，開展電子封裝設計研究，并探索比過去更多的設計方案，以便在投產(chǎn)之前評估權衡，從而大幅減少研發(fā)時間和成本。”