干貨 | ANSYS SIwave PCB板S參數(shù)的分析
PCB 作為電子系統(tǒng)的載體,承載著系統(tǒng)中的工作芯片,傳輸線,供電網(wǎng)絡(luò)等關(guān)鍵部件,其本身的質(zhì)量關(guān)系著系統(tǒng)的可靠性與穩(wěn)定性。隨著高速電子產(chǎn)品越來(lái)越小型話,SI信號(hào)完整性問(wèn)題越來(lái)越突出,因此在產(chǎn)品開(kāi)發(fā)階段就要考慮SI問(wèn)題。S參數(shù)全稱(chēng)是散射參數(shù)(Scatter Parameters 或者S-Parameter),能夠反映信號(hào)的反射、阻抗匹配、信號(hào)的傳輸特性以及信號(hào)的串?dāng)_情況等,利用S參數(shù)能夠很好的反映信號(hào)完整性情況。本文主要介紹如何使用ANSYS SIwave進(jìn)行S參數(shù)的分析及相應(yīng)的設(shè)計(jì)修改。
1. 基于ANSYS SIwave的仿真流程
共有五個(gè)步驟:
(1) PCB模型的導(dǎo)入
(2) PCB疊層結(jié)構(gòu)的設(shè)置
(3)模型的有效性檢查與修正
(4) SIwave求解模式
(5) SIwave仿真結(jié)果查看
1.1 PCB模型的導(dǎo)入
ANSYS SIwave在Import菜單下可導(dǎo)入多種格式的文件進(jìn)行建模:
1.2 PCB疊層結(jié)構(gòu)的設(shè)置
在SIwave的界面下可以非常方便的查看和設(shè)置PCB疊層結(jié)構(gòu):
Layer Stack-up editor:可以設(shè)置每一層的材料、厚度、電導(dǎo)率、介電常數(shù)等
Padstack Editor:可以設(shè)置過(guò)孔和焊盤(pán)的屬性
Circuit Element Properties:可以查看電容、電阻、電感等電路元器件的屬性
1.3 模型的有效性檢查和修正
在Simulation 菜單下選擇Validation Check,進(jìn)行有效性檢查,當(dāng)顯示錯(cuò)誤數(shù)為零時(shí),可進(jìn)行仿真分析:
1.4 求解設(shè)置
選擇要仿真的線路:
設(shè)置端口:
可以查看已設(shè)置的端口:
設(shè)置求解頻率,進(jìn)行仿真求解:
1.5 查看結(jié)果
可以在Result菜單下查看,也可導(dǎo)入到電子設(shè)計(jì)桌面下查看
2. 修改trace間距
為了降低臨近線路間的串?dāng)_,可以適當(dāng)加寬相鄰traces間的距離來(lái)降低串?dāng)_。
用鼠標(biāo)左鍵點(diǎn)擊trace,高亮顯示,再次左鍵點(diǎn)擊,trace中顯示拐角的連接點(diǎn),拖拽到目標(biāo)點(diǎn)點(diǎn)擊左鍵,可以修改走線路徑。如下圖所示:
修改后運(yùn)行仿真可再次查看結(jié)果:
3.總結(jié)
本文展示了使用ANSYS SIwave進(jìn)行S參數(shù)分析的基本流程,以及如何在SIwave中進(jìn)行。
trace路徑的修改,減少了從CAD設(shè)計(jì)-CAE仿真-CAD修改-CAE仿真的過(guò)程,節(jié)約時(shí)間,操作方便。
工程師必備
- 項(xiàng)目客服
- 培訓(xùn)客服
- 平臺(tái)客服
TOP




















